计算机原理与结构实验3《单周期微处理器设计》

﹏ヽ暗。殇╰゛Y 2021-11-09 03:12 304阅读 0赞

#### 实验3《单周期微处理器设计》 ####

##### 一、实验目的 #####

1.  掌握：如何采用Verilog设计时序逻辑电路；
2.  掌握：利用Quartus II 设计CPU的基本原理核方法；
3.  掌握：指令系统的设计与实现方法。

##### 二、实验内容 #####

采用Verilog设计一个单周期的MIPS微处理器，其测试程序为：

# test1.asm
    # 23 October 2005 David Harris David_Harris@hmc.edu
    #
    # Test MIPS instructions. 
    
    #Assembly Code # Machine Code
    main:	addi $2, $0, 5					# 20020005
    	    addi $7, $0, 3					# 20070003
    		addi $3, $0, 0xc				# 2003000c
    	    or   $4, $7, $2      			# 00e22025
            and  $5, $3, $4     			# 00642824
            add  $5, $5, $4     			# 00a42820
       	    beq  $5, $7, end    			# 10a70008
        	slt  $6, $3, $4     			# 0064302a
            beq  $6, $0, around 			# 10c00001
            addi $5, $0, 10       			# 2005000a
    around: slt  $6, $7, $2     			# 00e2302a
            add  $7, $6, $5     			# 00c53820
            sub  $7, $7, $2     			# 00e23822
            j    end   		        		# 0800000f
            lw   $7, 0($0)      	 		# 8c070000
    end:    sw   $7, 71($2)    				# ac470047

##### 三、实验方法 #####

利用ModelSim SE 10.1开发工具设计并实现一个单周期的MIPS微处理器。  
  参考已有代码及教程完成在本机上测试MIPS微处理器。

##### 四、实验步骤 #####

1.  阅读课程参考PPT，了解单周期MIPS处理器内部逻辑设计；
2.  利用ModelSim进行实验操作；

2.1 打开ModelSim工具， 选择【File】→【New】→【Project】，新建一个工程，命名simpleMIPS，用于实现程序功能。  
![在这里插入图片描述][watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3FxXzM5NTY0NTU1_size_16_color_FFFFFF_t_70]  
![在这里插入图片描述][watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3FxXzM5NTY0NTU1_size_16_color_FFFFFF_t_70 1]  
2.2 创建新工程后添加已经写好的Verilog代码，同时选择将文件复制到当前目录。  
![在这里插入图片描述][watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3FxXzM5NTY0NTU1_size_16_color_FFFFFF_t_70 2]  
![在这里插入图片描述][watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3FxXzM5NTY0NTU1_size_16_color_FFFFFF_t_70 3]  
2.3 将memfile.dat文件复制到当前工作目录下。  
2.4 编译当前所有文件。  
![在这里插入图片描述][watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3FxXzM5NTY0NTU1_size_16_color_FFFFFF_t_70 4]  
![在这里插入图片描述][watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3FxXzM5NTY0NTU1_size_16_color_FFFFFF_t_70 5]  
2.5 选择【Simulate】→【Start Simulation】，开始进行仿真测试。  
![在这里插入图片描述][watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3FxXzM5NTY0NTU1_size_16_color_FFFFFF_t_70 6]  
2.6 选择测试文件testbench，不用选择优化，之后点击ok即可。  
![在这里插入图片描述][watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3FxXzM5NTY0NTU1_size_16_color_FFFFFF_t_70 7]  
![在这里插入图片描述][watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3FxXzM5NTY0NTU1_size_16_color_FFFFFF_t_70 8]  
2.7 添加相关信号，组成波形图。  
![在这里插入图片描述][watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3FxXzM5NTY0NTU1_size_16_color_FFFFFF_t_70 9]  
2.8 将时间周期改为1ns。  
![在这里插入图片描述][watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3FxXzM5NTY0NTU1_size_16_color_FFFFFF_t_70 10]  
2.9 点击run，进行结果测试，数据与预期结果符合，无差错。  
![在这里插入图片描述][watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3FxXzM5NTY0NTU1_size_16_color_FFFFFF_t_70 11]

1.  总结实验过程，完成实验报告。

##### 五、实验结果 #####

实验运行结果正确，符合预期效果，能够正常显示MIPS运行效果。  
  实验输出数据及结果分析可参考第四点实验步骤内容。

##### 六、实验结论 #####

本次实验通过使用ModelSim开发工具和Verilog设计一个单周期的MIPS微处理器，之后对该程序进行测试验证，结果符合预期。

##### 七、实验思考 #####

1.  单周期微处理器的特点是什么？如何在单周期处理器中实现流水线？  
    单周期微处理器的特点：  
    在一个周期中执行一条完整的指令，该结构易于解释且控制单元简单，时钟周期由最慢的指令决定。

在单周期处理器中实现流水线：  
  通过将单周期处理器分解成5个流水线阶段来构成流水线处理器。  
  每个阶段只需完成一个慢操作，五个阶段分别为取指令、译码、执行、存储器和写回。在“取指令”阶段，处理器从指令存储器中读取指令。在“译码”阶段，处理器从寄存器文件中读取源操作数并对指令译码以便产生控制信号。在“执行”阶段，处理器使用ALU执行计算。在“存储器”阶段，处理器读或写数据存储器。最后，在“写回”阶段，如果需要，处理器将结果写回到寄存器文件。  
  这样，可以在每阶段流水线中同时执行5条指令。由于每阶段仅有整个逻辑的1/5，所以时钟频率几乎可以提高5倍。因此，虽然每条指令的延迟并未改变，但理想情况下吞吐量可以提高5倍。

##### 八、实验小结 #####

通过这次实验，我了解了微处理器的基本结构，掌握了计算机工作原理，学会了设计简单的微处理器，同时，了解了软件控制硬件工作的基本原理。  
  本次主要是理解相对应的Verilog代码和测试程序，之后熟悉Modelsim工具的使用流程即可。

[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3FxXzM5NTY0NTU1_size_16_color_FFFFFF_t_70]: /images/20211109/e261eb5786124cd3b486101e7ecbdb82.png
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3FxXzM5NTY0NTU1_size_16_color_FFFFFF_t_70 1]: /images/20211109/e89aafad4e68465686ec200bd60ce61e.png
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3FxXzM5NTY0NTU1_size_16_color_FFFFFF_t_70 2]: /images/20211109/e9957809ad054a0e8fb0fef298c814fa.png
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3FxXzM5NTY0NTU1_size_16_color_FFFFFF_t_70 3]: /images/20211109/154ee907ba414ed3ae5ccf450c4e3479.png
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3FxXzM5NTY0NTU1_size_16_color_FFFFFF_t_70 4]: /images/20211109/fbf0c899e69a4a5b8013dc7c9f6bf12f.png
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3FxXzM5NTY0NTU1_size_16_color_FFFFFF_t_70 5]: /images/20211109/22aa59b41a92412b8e14ef28ef46bd5b.png
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3FxXzM5NTY0NTU1_size_16_color_FFFFFF_t_70 6]: /images/20211109/ca8d7091e1c94686b6af62318e18a750.png
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3FxXzM5NTY0NTU1_size_16_color_FFFFFF_t_70 7]: /images/20211109/65680025aab2457099b9f7a8f07185dc.png
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3FxXzM5NTY0NTU1_size_16_color_FFFFFF_t_70 8]: /images/20211109/14d8bc41eae34ebea573d8863e540079.png
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3FxXzM5NTY0NTU1_size_16_color_FFFFFF_t_70 9]: /images/20211109/33d35ace2b7d490abb6a4113448c0ce8.png
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3FxXzM5NTY0NTU1_size_16_color_FFFFFF_t_70 10]: /images/20211109/af372d669b6747e38e6557d3fdd32674.png
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3FxXzM5NTY0NTU1_size_16_color_FFFFFF_t_70 11]: /images/20211109/88ff0d87e3a94f24aa9782cabd7f74a4.png