时序电路设计(状态机)

Myth丶恋晨 2021-11-17 14:14 296阅读 0赞

1、状态机设计

Mealy 机方框图

![2012081110432222.png][]

状态寄存器输出当前的信号，用来控制下一个状态是什么，和当前状态下的输出是什么。

Moore机方框图

![2012081110383892.png][]

2、状态机---3种类型

二元的：（CPLD与阵列扇入比较多,寄存器比较少）

S1 = 001， S2 = 010， S3 = 011， S3 = 100，etc。。。

枚举的：

S1 = 100， S2 = 110， S3 = 101， S4 = 111，etc。。。

One Hot：每1 个状态机只有1个寄存器（FPGA触发器比较多）

S1 = 00000001， S2 =00000010，S3 = 00000100，etc。。。

3、对生剩余状态的处理

1、在CASE 语句中增加语句，对每个非法状态明确地给出状态轮换的指示；

2、用OTHERS语句来对未提及的状态做统一处理。

Moore 型状态机设计

摩尔型的有限状态机的输出只与当前状态有关，而与输入信号的当前值无关，且仅丰时钟信号边沿到来时才发生变化。

要实现这种结构，必须使用暂存信号（如 temp）来存储电路的输出值，当今信号在时钟边沿出现时才能够更新输出。

例：

library ieee;

use ieee.std\_logic\_1164.all;

entity s\_machine2 is

port(

clk, reset : in std\_logic;

x : in std\_logic;

z : out std\_logic

);

architecture behav of s\_machine2 is

type m\_state is(s0, s1, s2);

signal present\_state, next\_state : m\_state;

signal temp : std\_logic;

begin

\-----------------------时序进程---------------------------

reg : process(reset, clk)

begin

if reset = '1' then present\_state <= s0;

elsif clk = '1' and clk'event then

z <=temp; --只有在时钟的上升沿时，输出才会发生变化。是同步输出。

prsent\_state <=nxet\_state;

end if;

end process;

\-------------------------组合进程-----------------------------

com : process(present\_state, x)

begin

case prsent\_state is

when s0 =>

if x = '0' then next\_state <= s0;

else next\_state <= s1;

end if;

temp <= '0';

when s1 =>

if x = '0' then next\_state <= s0;

else next\_state <= s2;

end if;

temp <= '0';

when s2 =>

if x = '0'; then next\_state <= s0; temp <= '1';

else next\_state <= s2; temp <= '0';

end if

end case;

end process;

end behv;

Mearly 型的有限状态机设计

米立状态机的输出信号是当前状态和输出信号的函数，它的输出在输入变化后立即发生变化，

不依赖时钟信号的同步。是异步输出。

例：

library ieee;

use ieee.std\_logic\_1164.all;

entity s\_machine1 is

port(

clk, reset : in std\_logic;

x : in std\_logic;

z : out std\_logic

);

end s\_machine1;

architecture behav of s\_machine2 is

type m\_state is(s0, s1, s2);

signal present\_state, next\_state : m\_state;

begin

\-----------------------时序进程---------------------------

reg : process(reset, clk)

begin

if reset = '1' then present\_state <= s0;

elsif clk = '1' and clk'event then

prsent\_state <=nxet\_state;

end if;

end process;

\-------------------------组合进程-----------------------------

com : process(present\_state, x)

begin

case prsent\_state is

when s0 =>

if x = '0' then next\_state <= s0;

else next\_state <= s1;

end if;

z <= '0';

when s1 =>

if x = '0' then next\_state <= s0;

else next\_state <= s2;

end if;

z <= '0';

when s2 =>

if x = '0'; then next\_state <= s0; z <= '1';

else next\_state <= s2; z<= '0';

end if

end case;

end process;

end behv;

可以看到在该程序中，只要输入有变化，输出z就会有变化，它并不依赖于时钟的上升沿。

怎样确保一个进程是组合进程：

1、不出现带沿的语句，即组合进程中决不能出现用时钟沿控制的敏感信号；

2、在组合电路的进程中，给出输出端口的缺省值，这样可以防止锁存器的生成；

3、在敏感清单中包含所有的输入量，防止锁存器的生成。

敏感清单不全的话综合时可能出现敬告。

例：下例敏感清单中输入端口不全，可能出现锁存器

p0 : process (a)

begin

q <= a and b;

end process p0;

\--------------------------------------------------------------------------------

下面是一个实例，洗衣机的工作过程：

TYPE state\_type IS(idle, fill, heat\_w, wash, drain);

entity wm is

port(

clk, reset, door\_closed, full : in std\_logic;

heat\_demand, done, empty : in std\_logic;

water, spin, heat, pump : out std\_logic

);

end wm;

architecture behave of wm is

\------------------------说明部分--------------------------

\--说明部分用枚举数据类型来字义状态机中的状态；并把状态变量（如现态和次态）定义为信号。

type state\_type is (

idle, fill, heat\_w, wash, drain);

signal state : state\_type;

begin

process (clk, reset)

begin

if reset = '1' then

state <= idle;

elsif clk'event and clk= '1' then

case state is

when idle =>

if door\_closed = '1' then

state <= fill;

else

state <= idle;

end if

when fill =>

if full ='1'; then

state <= neat\_w;

else

state <= fill;

when others =>

state <= idle;

end case

end if;

end process;

\----------------------------------------------

利用两个进程（纯组合逻辑措施一）

\--------------时序进程----------------------------

\--时序进程是指在时钟驱动下负责状态转换的进程，只表示次态和现态的关系

process(clk, reset)

begin

if reset ='1' then

state <= idle;

elsif clk'event and clk = '1' then

state <= next\_state;

end if;

end process;

\------------------组合进程---------------------

组合进程的任务是根据输入信号和现态对输出端口赋值以及确定状态机的下一个状态，由于没有任何信号

的赋值是通过其他某个信号的跳变来触发的，所以不会产生寄存器。一般用CASE 或IF语句来实现

process(state, door\_closed, full,

heat\_demand, done, empty)

begin

case state is

when idle =>

if door\_closed ='1' then

next\_state <= fill;

else

next\_state <= idle;

end if;

when fill =>

if full = '1' then

next\_state <= heat\_w;

else

next\_state <= fill;

end case;

end if;

end process;

process(state)

begin

water\_i <= '0';

spin\_i <= '0';

heat\_i <= '0';

pump\_i <= '0';

case state is

when idle =>

when fill =>

water\_i <= '1';

when heat\_w =>

spin\_i <='1';

heat\_i <= '1';

when wash =>

spin\_i <= '1';

when drain =>

spin\_i <= '1';

pump\_i <= 'i';

end case;

end process;

\--------------寄存输出---------------------

process (clk)

begin

if rising\_edge(clk) then

water <= water\_i;

spin <= spin\_i;

heat <= heat\_i;

pump <= pump\_i;

end if;

end process

转载于:https://www.cnblogs.com/zhongguo135/archive/2012/08/11/2633290.html

[2012081110432222.png]: /images/20211116/02fef3eeb6134872b6824f0e07246671.png
[2012081110383892.png]: /images/20211116/b8051fc13b274bc5b1a09f4d587fedd5.png

时序电路设计(状态机)

发表评论取消回复

还没有评论，来说两句吧...

相关阅读

相关 Java设计模式：状态机模式

相关同步时序逻辑电路功能分析之110序列检测器

相关同步时序逻辑电路功能分析之扭环计数器

相关经典同步时序逻辑电路分析汇总(第五道)(同步1111序列检测电路)

相关异步时序逻辑电路设计方法(统一使用上升沿触发的触发器)

相关漫画描述数字电路之时序电路

相关分层状态机的设计思路

相关订单状态机设计

相关三段式状态机设计

相关时序电路设计(状态机)