FLOPS与GOPS：各平台及神经网络算力算量调研

爱被打了一巴掌 2022-03-31 10:52 1132阅读 0赞

**目录**

一、GOPS与FLOPS

1.1 FLOPS

FLOPS定义

FLOPS换算

前标的十进制与二进制

显卡FLOPS值

1.2 GOPS

1.3 FLOP与GOPS之间的换算

二、常规神经网络算力

2.1 AlexNet

2.2 ResNet-152

2.3 EIE算力

2.4 一些层的算力

三、FPGA平台上算力评估

3.1 zynqNet算力评估

3.2 MTCNN算量

--------------------

# 一、GOPS与FLOPS #

## 1.1 FLOPS ##

### FLOPS定义 ###

是“每秒所执行的[浮点][Link 1]运算次数”（floating-point operations per second）的缩写。它常被用来估算电脑的执行效能，尤其是在使用到大量浮点运算的[科学计算][Link 2]领域中。正因为FLOPS字尾的那个S，代表秒，而不是[复数][Link 3]，所以不能省略掉。

在这里所谓的“浮点运算”，实际上包括了所有涉及[小数][Link 4]的运算。这类运算在某类应用软件中常常出现，而它们也比整数运算更花时间。现今大部分的[处理器][Link 5]中，都有一个专门用来处理浮点运算的“[浮点运算器][Link 6]”（[FPU][]）。也因此FLOPS所量测的，实际上就是FPU的执行速度。而最常用来测量FLOPS的基准程式（benchmark）之一，就是[Linpack][]。

### FLOPS换算 ###

一个[MFLOPS][]（megaFLOPS）等于每秒一百万（=10^6）次的[浮点运算][Link 7]，

一个[GFLOPS][]（gigaFLOPS）等于每秒十亿（=10^9）次的浮点运算，

一个[TFLOPS][]（teraFLOPS）等于每秒一万亿（=10^12）次的浮点运算，(1太拉)

一个[PFLOPS][]（[petaFLOPS][]）等于每秒一千万亿（=10^15）次的浮点运算，

### 前标的十进制与二进制 ###

此处存在疑问，从M到G再到T，到底是1024近似为1000，还是采用二进制的乘以1024，还是确实为十进制的1000

倾向于FLOP的前标与内存一样，是以二进制算，每进一级是1024为单位的。

但是1024^3是1073741824，可以近似为10^9。所以采用10^3来近似1024问题不大。

### 显卡FLOPS值 ###

显卡根据价格算力从0.7TFLOPS/s到10TFLOPS/s不等。

![watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl8zNjQ3NDgwOQ_size_16_color_FFFFFF_t_70][]

## 1.2 GOPS ##

OPS与FLOPS类似，只不过OPS一个是操作次数，FLOPS一个是浮点操作次数。

## 1.3 FLOP与GOPS之间的换算 ##

（FLOP与GOPS之间的换算需要查相关资料，后续查找资料给出）

不确定的看法是OPS是操作数量，FLOPS为浮点操作数量，两者可近似于相等，FLOPS比OPS稍大。

# 二、常规神经网络算力 #

据韩松毕业论文EFFICIENT METHODS AND HARDWARE FOR DEEP LEARNING  P15

## 2.1 AlexNet ##

对于AlexNet处理224\*224的图像，需要1.4GOPS

## 2.2 ResNet-152 ##

对于224\*224的图像，ResNet-152需要22.6GOPS

例如对于 1080p图像(像素点个数1920\*1280) 的8路 帧率为30FPS的图像。

22.6GOPS\*30FPS\*8路\*（1920\*1280/224^2）=265Teraop/sec

这个数量级为30张高端显卡。

## 2.3 EIE算力 ##

EIE在稀疏网络上可达102GOPS/s，相当于同等级非稀疏网络的1TGOPS/s

![watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl8zNjQ3NDgwOQ_size_16_color_FFFFFF_t_70 1][]

## 2.4 一些层的算力 ##

注意这里是剪枝后的FLOP，之前的FLOP可能要乘以12

这里不懂为什么韩松不把原来的FLOP值贴出来而是只贴剪枝后的FLOP

![20190103101151995.png][]

![20190103101225343.png][]

![watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl8zNjQ3NDgwOQ_size_16_color_FFFFFF_t_70 2][]

![watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl8zNjQ3NDgwOQ_size_16_color_FFFFFF_t_70 3][]

Table 3.6: Pruning GoogleNet reduces the number of weights by 3.5x and computation by 5x.

![watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl8zNjQ3NDgwOQ_size_16_color_FFFFFF_t_70 4][]

![20190103101602305.png][]

#  三、FPGA平台上算力评估 #

## 3.1 zynqNet算力评估 ##

拆分为卷积的MACC操作的次数152,731,648 ,为10^8数量级（0.1G），7z035平台上时间约为2s

假定MACC操作9乘法8加法，算作17FLOP，zynqNet总算量2,596,438,016 FLOP，即2.59GFLOPS

算力1.3GFLOPS/s（韩松EIE为102GOPS/s）

## 3.2 MTCNN算量 ##

MACC次数为85,176,568次到43,543,288次不等，10^7数量级（10M），每帧运算量0.74GOPS或1.448GOPS

按照zynqNet的算力约 0.9-1.75FPS

相关内容：

[深鉴科技DNNDK概览 ][DNNDK_]

[Xilinx zynq系列FPGA实现神经网络中相关资源评估 ][Xilinx zynq_FPGA_]

[Link 1]: https://baike.baidu.com/item/%E6%B5%AE%E7%82%B9
[Link 2]: https://baike.baidu.com/item/%E7%A7%91%E5%AD%A6%E8%AE%A1%E7%AE%97/10573887
[Link 3]: https://baike.baidu.com/item/%E5%A4%8D%E6%95%B0/254365
[Link 4]: https://baike.baidu.com/item/%E5%B0%8F%E6%95%B0/2172615
[Link 5]: https://baike.baidu.com/item/%E5%A4%84%E7%90%86%E5%99%A8/914419
[Link 6]: https://baike.baidu.com/item/%E6%B5%AE%E7%82%B9%E8%BF%90%E7%AE%97%E5%99%A8/150067
[FPU]: https://baike.baidu.com/item/FPU/3412317
[Linpack]: https://baike.baidu.com/item/Linpack
[MFLOPS]: https://baike.baidu.com/item/MFLOPS/3412485
[Link 7]: https://baike.baidu.com/item/%E6%B5%AE%E7%82%B9%E8%BF%90%E7%AE%97
[GFLOPS]: https://baike.baidu.com/item/GFLOPS/989595
[TFLOPS]: https://baike.baidu.com/item/TFLOPS/2440337
[PFLOPS]: https://baike.baidu.com/item/PFLOPS/10805928
[petaFLOPS]: https://baike.baidu.com/item/petaFLOPS/6417557
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl8zNjQ3NDgwOQ_size_16_color_FFFFFF_t_70]: /images/20220331/09f9e5a23ee2484395f4c412fe9e1f22.png
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl8zNjQ3NDgwOQ_size_16_color_FFFFFF_t_70 1]: /images/20220331/576f542ea64b49128dad2cbb4673de8d.png
[20190103101151995.png]: /images/20220331/7417b1c5e5514cf092721f4f7607997d.png
[20190103101225343.png]: /images/20220331/82ddf2adeb414a2792aa4eb96c6ea021.png
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl8zNjQ3NDgwOQ_size_16_color_FFFFFF_t_70 2]: /images/20220331/b89ec20c7808405ba4fb14a096a336a7.png
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl8zNjQ3NDgwOQ_size_16_color_FFFFFF_t_70 3]: /images/20220331/4a1044b5caf74aaaa2719bb40660ee5a.png
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl8zNjQ3NDgwOQ_size_16_color_FFFFFF_t_70 4]: /images/20220331/7676b9ba052b483b98a33c9e0753ec9e.png
[20190103101602305.png]: /images/20220331/2e525b422d7d4fdf91aabf3143abf07a.png
[DNNDK_]: https://blog.csdn.net/weixin_36474809/article/details/82585091
[Xilinx zynq_FPGA_]: https://blog.csdn.net/weixin_36474809/article/details/80894801