Xilinx FIFO IP core 使用小结 builtin 存储类型

谁借莪１个温暖的怀抱￠ 2022-04-01 02:37 266阅读 0赞

1. almost full 和 almost empty flags用来指示只剩一个字了。

2. Programmable full and empty status flags可以由用户自定义内容设定或者用专用的输入口进行设定。

3. 对于V5的block RAM和built-in FIFO可以使用内嵌的寄存器。使用这个寄存器可以提高FIFO的性能，但是增加延迟。

4. FIFO常用于：跨时钟域操作和数据位宽转换。例如：两个独立的时钟域，独立的数据位宽，可以利用一个FIFO进行连接，如下图所示：

[![image][]][image 1]

FIFO可以自动完成数据位宽的转换。

5. 当需要用到大块的FIFO时，可以使用V5 built-in FIFO

6. First-Word Fall-Through(FWFT)特性是指，可以在没有进行读操作的时候，就可以提前知道下一个数据是什么，并且自动将这个数据放到输出数据线（DOUT）上。FWFT在要求低访问延迟时，很有用。

这几种FIFO支持FWFT特性：block RAM, distributed RAM, V5 built-in FIFO

7. FIFO接口信号

[![点击看大图][20181228185640876]][20181228185640876]

在写操作时，注意一下几个信号：

（1）FULL：当FULL有效时，所有的写操作都将被忽略，并且这时对FIFO的写操作不会对FIFO造成损坏。

（2）ALMOST\_FULL：当这个信号有效时，说明还可以再进行一次写操作

（3）FROG\_FULL：当FIFO得数据大于或者等于设定的门限时，这个信号有效；当FIFO得数据小于这个设定的门限时，这个信号无效。

（4）OVERFLOW：这个信号用来指示在前一个时钟周期的写请求（WR\_EN）被拒绝，因为FIFO已经满了。

（5）PROG\_FULL\_THRESH：用来设定PROG\_FULL的有效时的数据数目，和无效时的数据数目

在读操作时，注意一下几个信号：

（1）FROG\_EMPTY：当FIFO的数据数量小于等于设定的门限时，这个信号有效。

（2）RD\_DATA\_COUNT\[C:0\]：这个值表明FIFO中可以读取的数据的数目，在读操作的时候，通过对这个数据进行判断，可以保证当FIFO中没有数据的时候，停止读操作。当发生一次读操作时，会在下一个时钟的上升沿对RD\_DATA\_COUNT进行改变。即写入一个数据的时候rd\_data\_count+1，当读出一个数据的时候，rd\_data\_count-1。

（3）UNDERFLOW：表明前一次读操作被拒绝了，因为FIFO已经空了。

原文：http://bbs.ednchina.com/BLOG\_ARTICLE\_633255.HTM

[image]: /images/20220401/4af239ddfc61492f9a9d4ad9672bea1f.png
[image 1]: http://blog.ednchina.com/Upload/Blog/2010/03/04/11322a82-c5ea-4ddd-ad48-3b359f56e6e7.png
[20181228185640876]: /images/20220401/8bb1b3c40c4d45deb9c140d87bea3e3c.png

发表评论取消回复

表情：

评论列表（有 0 条评论，266人围观）

还没有评论，来说两句吧...

相关阅读

相关 ZYNQ之FPGA学习----FIFO IP核使用实验

1 FIFO IP核介绍 FIFO 的英文全称是 `First In First Out，即先进先出`。与 FPGA 内部的 RAM 和 ROM 的区别是没有外部读写地

待我称王封你为后i/ 2023年09月23日 16:01/ 0 赞/ 119 阅读

相关 xilinx gt ip使用

xilinx gt 说明： ![watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZ

末蓝、/ 2022年12月14日 08:53/ 0 赞/ 178 阅读

相关最新 Xilinx vivado IP许可申请

xilinx的fpga使用vivado开发，zynq系列fpga的SOC开发成为主流，加快fpga开发，也进一步提高了fpga开发的灵活性。 xilinx提供很多ip核供开发

超、凢脫俗/ 2022年12月10日 07:06/ 0 赞/ 274 阅读

相关 xilinx vivado ip核修改方法

[https://cloud.tencent.com/developer/article/1656375][https_cloud.tencent.com_developer_

痛定思痛。/ 2022年11月29日 11:19/ 0 赞/ 477 阅读

相关 Xilinx Vivado的使用详细介绍（3）：使用IP核

IP核（IP Core） Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。IP核类似编程中的函

怼烎@/ 2022年06月15日 08:41/ 0 赞/ 417 阅读

相关 Xilinx Vivado的使用详细介绍：使用IP核、例化IP

IP核（IP Core） Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。IP核类似编程中的函

忘是亡心i/ 2022年06月15日 06:30/ 0 赞/ 635 阅读

相关 Xilinx Vivado的使用详细介绍（3）：使用IP核

IP核（IP Core） Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。IP核类似编程中的函

超、凢脫俗/ 2022年05月20日 02:38/ 0 赞/ 213 阅读

相关 Xilinx Vivado的使用详细介绍（3）：使用IP核

IP核（IP Core） Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。IP核类似编程中的函

淡淡的烟草味﹌/ 2022年05月18日 07:14/ 0 赞/ 269 阅读

相关 xilinx cordic ip核的使用

[http://blog.163.com/fantasy\_sunny/blog/static/1959182122013113152237210/][http_blog.16

小鱼儿/ 2022年05月17日 01:40/ 0 赞/ 419 阅读

相关 Xilinx FIFO IP core 使用小结 builtin 存储类型

1. almost full 和 almost empty flags用来指示只剩一个字了。 2. Programmable full and empty status fl

谁借莪１个温暖的怀抱￠/ 2022年04月01日 02:37/ 0 赞/ 267 阅读