STM32中断优先级相关概念

女爷i 2022-05-27 05:08 247阅读 0赞

一、基本概念  
        1．ARM cortex\_m3内核支持256个中断（16个内核+240外部）和可编程256级中断优先级的设置，与其相关的中断控制和中断优先级控制寄存器（NVIC、SYSTICK等）也都属于cortex\_m3内核的部分。STM32采用了cortex\_m3内核，所以这部分仍旧保留使用，但STM32并没有使用cortex\_m3内核全部的东西（如内存保护单元MPU等），因此它的NVIC是cortex\_m3内核的NVIC的子集。  
        2．STM32目前支持的中断共为84个（16个内核+68个外部），和16级可编程中断优先级的设置（仅使用中断优先级设置8bit中的高4位，见后面解释）。《参考最新101xx-107xx STM32 Reference manual, RM0008》。  
       3．以下主要对“外部中断通道”进行说明。

对于cortex\_m3内核所支持的240个外部中断，我在这里使用了“中断通道”这个概念，因为尽管每个中断对应一个外围设备，但该外围设备通常具备若干个可以引起中断的中断源或中断事件。而该设备的所有的中断都只能通过该指定的“中断通道”向内核申请中断。因此，下面关于中断优先级的概念都是针对“中断通道”的。当该中断通道的优先级确定后，也就确定了该外围设备的中断优先级，并且该设备所能产生的所有类型的中断，都享有相同的通道中断优先级。至于该设备本身产生的多个中断的执行顺序，则取决于用户的中断服务程序。

4． STM32可以支持的68个外部中断通道，已经固定的分配给相应的外部设备。每个中断通道都具备自己的中断优先级控制字节PRI\_n（8位，但在STM32中只使用4位，高4位有效），每4个通道的8位中断优先级控制字（PRI\_n）构成一个32位的优先级寄存器（Priority Register）。68个通道的优先级控制字至少构成17个32位的优先级寄存器，它们是NVIC寄存器中的一个重要部分。

5．对于这4bit的中断优先级控制位还必须分成2组看：从高位开始，前面是定义抢先式优先级的位，后面用于定义子优先级。4bit的分组组合可以有以下几种形式：

<table> 
 <tbody> 
  <tr> 
   <td>编号</td> 
   <td>分配情况</td> 
   <td>&nbsp;</td> 
  </tr> 
  <tr> 
   <td>7</td> 
   <td>0：4</td> 
   <td>无抢先式优先级，16个子优先级</td> 
  </tr> 
  <tr> 
   <td>6</td> 
   <td>1：3</td> 
   <td>2个抢先式优先级，8个子优先级</td> 
  </tr> 
  <tr> 
   <td>5</td> 
   <td>2：2</td> 
   <td>4个抢先式优先级，4个子优先级</td> 
  </tr> 
  <tr> 
   <td>4</td> 
   <td>3：1</td> 
   <td>8个抢先式优先级，2个子优先级</td> 
  </tr> 
  <tr> 
   <td>3/2/1/0</td> 
   <td>4：0</td> 
   <td>16个抢先式优先级，无子优先级</td> 
  </tr> 
 </tbody> 
</table>

6．在一个系统中，通常只使用上面5种分配情况的一种，具体采用哪一种，需要在初始化时写入到一个32位寄存器AIRC（Application Interrupt and Reset Control Register）  
的第\[10：8\]这3个位中。这3个bit位有专门的称呼：PRIGROUP（具体写操作后面介绍）。比如你将0x05（即上表中的编号）写到AIRC的\[10：8\]中，那么也就规定了你的系统中只有4个抢先式优先级，相同的抢先式优先级下还可以有4个不同级别的子优先级。  
       7．AIRC中PRIGROUP的值规定了设置和确定每个外部中断通道优先级的格式。例如，在上面将0x05写入了AIRC中PRIGROUP，也就规定了当前系统中只能有4个抢先式优先级，相同的抢先式优先级下还可以有4个不同级别的子优先级，他们分别为：

<table> 
 <tbody> 
  <tr> 
   <td>位[7:6]</td> 
   <td>&nbsp;</td> 
   <td>位[5:4]</td> 
   <td>&nbsp;</td> 
   <td>位[3:0]</td> 
  </tr> 
  <tr> 
   <td>00</td> 
   <td>0号抢先优先级</td> 
   <td>00</td> 
   <td>0号子优先级</td> 
   <td>无效</td> 
  </tr> 
  <tr> 
   <td>01</td> 
   <td>1号抢先优先级</td> 
   <td>01</td> 
   <td>1号子优先级</td> 
   <td>无效</td> 
  </tr> 
  <tr> 
   <td>10</td> 
   <td>2号抢先优先级</td> 
   <td>10</td> 
   <td>2号子优先级</td> 
   <td>无效</td> 
  </tr> 
  <tr> 
   <td>11</td> 
   <td>3号抢先优先级</td> 
   <td>11</td> 
   <td>3号子优先级</td> 
   <td>无效</td> 
  </tr> 
 </tbody> 
</table>

8．如果在你的系统中使用了TIME2（中断通道28）和EXTI0（中断通道6）两个中断，而TIME2中断必须优先响应，而且当系统在执行EXIT0中断服务时也必须打断（抢先、嵌套），就必须设置TIME2的抢先优先级比EXTI0的抢先优先级要高（数目小）。假定EXTI0为2号抢先优先级，那么TIME2就必须设置成0或1号抢先优先级。这些工作需要在AIRC中的PRIGROUP设置完成，确定了整个系统所具有的优先级个数后，再分别对每个中断通道（设备）进行设置。  
        9．具体优先级的确定和嵌套规则。ARM cortex\_m3（STM32）规定  
a/ 只能高抢先优先级的中断可以打断低抢先优先级的中断服务，构成中断嵌套。  
b/ 当2（n）个相同抢先优先级的中断出现，它们之间不能构成中断嵌套，但STM32首先响应子优先级高的中断。  
c/ 当2（n）个相同抢先优先级和相同子优先级的中断出现，STM32首先响应中断通道所对应的中断向量地址低的那个中断（见ROM0008，表52）。  
具体一点：  
0号抢先优先级的中断，可以打断任何中断抢先优先级为非0号的中断；1号抢先优先级的中断，可以打断任何中断抢先优先级为2、3、4号的中断；……；构成中断嵌套。  
如果两个中断的抢先优先级相同，谁先出现，就先响应谁，不构成嵌套。如果一起出现（或挂在那里等待），就看它们2个谁的子优先级高了，如果子优先级也相同，就看它们的中断向量位置了。

10．上电Reset后，寄存器AIRC中PRIGROUP\[10：8\]的值为0（编号0），因此此时系统使用16个抢先优先级，无子优先级。另外由于所有外部中断通道的优先级控制字PRI\_n也都是0，所以根据上面的定义可以得出，此时68个外部中断通道的抢先优先级都是0号，没有子优先级的区分。故此时不会发生任何的中断嵌套行为，谁也不能打断当前正在执行的中断服务。当多个中断出现后，则看它们的中断向量地址：地址越低，中断级别越高，STM32优先响应。  
注意：此时内部中断的抢先优先级也都是0号，由于它们的中断向量地址比外部中断向量地址都低，所以它们的优先级比外部中断通道高，但如果此时正在执行一个外部中断服务，它们也必须排队等待，只是可以插队，当正在执行的中断完成后，它们可以优先得到执行。

了解以上基本概念还是不够的，还要了解具体中断的控制有那些途径，中断服务程序如何正确的编写。下面的描述主要以TIME2通道为例。  
二、中断控制  
1．对于STM32讲，外部中断通道位置28（35号优先级）是给外部设备TIME2的，但TIME2本身能够引起中断的中断源或事件有好多个，比如更新事件（上溢/下溢）、输入捕获、输出匹配、DMA申请等。所有TIME2的中断事件都是通过一个TIME2的中断通道向STM32内核提出中断申请，那么STM32中如何处理和控制TIME2和它众多的、不同的、中断申请呢？  
（题外话：STM32中的一个通用定时计数器，就比8位控制器（如AVR，MCS-51就更不必说了）中TIME要复杂多了。学过AVR的，可能对输入捕获、输出匹配等还有概念，但如果你学的标准架构的MCS-51，那么上手32位可能困难就更多了。所以我一直推荐学习8位机应该认真的从AVR开始。尽管51有很大的市场，价格也相对便宜，但从长远的眼光看问题，从后续掌握32位的使用，考虑到学生的可持续发展，AVR应该是比较好的选择。）

2．cortex\_m3内核对于每一个外部中断通道都有相应的控制字和控制位，用于单独的和总的控制该中断通道。它们包括有：  
中断优先级控制字：PRI\_n（上面提到的）  
中断允许设置位：在ISER寄存器中  
中断允许清除位：在ICER寄存器中  
中断悬挂Pending（排队等待）位置位：在ISPR寄存器中（类似于置中断通道标志位）  
中断悬挂Pending（排队等待）位清除：在ICPR寄存器中（用于清除中断通道标志位）  
正在被服务（活动）的中断（Active）标志位：在IABR寄存器中，（只读，可以知道当前内核正在处理哪个中断通道）  
因此，与TIME2中断通道相关的，在NVIC中有13个bits，它们是PRI\_28（IP\[28\]），的8个 bits(只用高4位)；加上中断通道允许，中断通道清除（相当禁止中断），中断通道Pending置位（我的理解是中断请求发生了，但当前有其它中断服务在执行，你的中断级别又不能打断别人，所以Pending等待，这个应该由硬件自动置位的），中断Pending位清除（可以通过软件将本次中断请求、且尚处在Pending状态，取消掉），正在被服务的中断（Active）标志位，各1个bit。  
上面的控制字和控制位都是分布在NVIC的寄存器组中的，可惜在STM32手册中竟然不给出任何的解释和说明。  
         3．作为外围设备TIME2本身也包括更具体的，管理自己不同中断的中断控制器（位），它们主要是自身各个不同类型中断的允许控制位，和各自相应的中断标志位（这个在STM32的手册中有详细的说明了）。  
         4．在弄清楚2、3两点的基础上，我们可以全程、全面和综合的来了解TIME2的中断过程，以及如何控制的。

a/ 初始化过程  
首先要设置寄存器AIRC中PRIGROUP的值，规定系统中的抢先优先级和子优先级的个数  
（在4个bits中占用的位数）；  
设置TIME2本身的寄存器，允许相应的中断，如允许UIE（TIME2\_DIER的第\[0\]位）  
设置TIME2中断通道的抢先优先级和子优先级（IP\[28\]，在NVIC寄存器组中）  
设置允许TIME2中断通道。在NVIC寄存器组的ISER寄存器中的一位。  
b/ 中断响应过程  
当TIME2的UIE条件成立（更新，上溢或下溢），硬件将TIME2本身寄存器中UIE中断标志置位，然后通过TIME2中断通道向内核申请中断服务。

此时内核硬件将TIME2中断通道的Pending标志置位（相当与中断通道标志置位），表示TIME2有中断申请。  
如果当前有中断在处理，TIME2的中断级别不够高，那么就保持Pending标志，当然用户可以在软件中通过写ICPR寄存器中相应的位把本次中断清除掉。  
当内核有空，开始响应TIME2的中断，进入TIME2的中断服务。此时硬件将IABR寄存器中相应的标志位置位，表示TIME2中断正在被处理。同时硬件清除TIME2的Pending标志位。  
c/ 执行TIME2的中断服务程序  
所有TIME2的中断事件，都是在一个TIME2中断服务程序中完成的，所以进入中断程序后，中断程序需要首先判断是哪个TIME2的具体事件的中断，然后转移到相应的服务代码段去。  
注意不要忘了把该具体中断事件的中断标志位清除掉，硬件是不会自动清除TIME2寄存器中具体的中断标志位的。  
如果TIME2本身的中断事件多于2个，那么它们服务的先后次序就由用户编写的中断服务决定了。换句话说，对于TIME2本身的多个中断的优先级，系统是不能设置的。所以用户在编写服务程序时，应该根据实际的情况和要求，通过软件的方式，将重要的中断优先处理掉。  
当然你也可以每次中断服务只处理其中的一个，然后再次进入中断，处理下一个。  
d/ 中断返回  
内核执行完中断服务后，便进入中断返回过程，在这个过程中需要：  
硬件将IABR寄存器中相应的标志位清另，表示该中断处理完成  
如果TIME2本身还有中断标志位置位，表示TIME2 还有中断在申请，则重新将TIME2的Pending标志置为1，等待再次进入TIME2的中断服务。  
以上中断过程在《ARM Cortex-M3权威指南》中有详细描述，并配合时序图说明，可以参考。