一颗芯片的从无到有

小鱼儿 2022-09-12 05:48 204阅读 0赞

**关注+****星标公众****号**，不错过精彩内容

![5255c5bbebb736650bd5aeaba94c1373.png][]

来源 | 知乎

一颗芯片从无到有，从有需求到最终应用，经历的是一个漫长的过程，作为人类科技巅峰之一的芯片，凝聚了人们的智慧，而芯片产业链也是极其复杂的，在此，我大致把它归为四个部分（**市场需求--芯片设计--芯片制造--测试封装**），然后再一一的做详细介绍。

![f654f765410936da85481a97a3568b6c.png][]

**市场需求**

这个无需多讲，目前芯片应用已经渗透到我们生活的方方面面，早晨上班骑的共享单车，到公司刷的IC卡，工作时偷偷地打游戏，手机卡了还要换更快的手机，可以说IC的市场需求一直都在。

![395d2cccac04fb3d6c26d911c3dc6e7c.png][]

**芯片设计**

芯片设计又可以分为两部分，**芯片前端设计**和**芯片后端设计，整体流程如下图：**

![76b8f19a84cfcbd9662e464e36377a57.png][]

**芯片前端设计**

前端设计也就是从输入需求到输出网表的过程：主要分为以下六个步骤：

1.  RTL设计
2.  验证
3.  静态时序分析
4.  覆盖率
5.  ASIC逻辑综合

时序分析和验证时出现的错误可能需要反复重做前面几步才能解决，是一个多次迭代优化的过程。

下面我来仔细介绍一下这六个步骤。

**1、RTL设计**

在设计之前我们先要确定芯片的工艺，比如是选择TSMC还是SMIC，是7nm，还是5nm，而工艺的选择也是受很多因素的制约（如下图），而芯片工艺的选择，就是对这些因素的权衡。

![92bfb087328a0cb1acd48fddca3b2629.png][]

**IC设计的第一步就是制定Spec**，这个步骤就像是在设计建筑前，要先画好图纸一样，在确定好所有的功能之后在进行设计，这样才不用再花额外的时间进行后续修改。IC 设计也需要经过类似的步骤，才能确保设计出来的芯片不会有任何差错。

![61d5ac95d15996e32cd418e8ccfac181.png][]

由文档来写RTL

而用RTL实现的各种功能模块，来组成一个实现具体功能的IP，SOC芯片最终由SOC integration工程师把各个IP集成到一起。

IP又分为模拟IP和数字IP，大概可以做如下的分类：

![00cd1e6a2e8eb39e1db5749d23e50ecc.png][]

在芯片功能设计完备后，我们还要做可测性设计DFT（Design For Test）。

RTL设计最后要做的就是代码的设计规则检查。

通过lint, Spyglass等工具，针对电路进行设计规则检查，包括代码编写风格，DFT，命名规则和电路综合相关规则等。

**2、验证**

验证是保证芯片功能正确性和完整性最重要的一环。验证的工作量也是占整个芯片开发周期的50%-70%，相应的，验证工程师与设计工程师的数量大概在2-3:1。

从验证的层次可以分位：模块级验证，子系统级验证和系统级验证。

从验证的途径可以分为：模拟（simulation），仿真和形式验证（formality check）。

![d520225213d46e881ca6e3d86cfe2cf5.png][]

**3、静态时序分析（STA）**

静态时序分析是套用特定的时序模型（timing model）,针对特定电路，分析其是否违反designer给定的时序限制（timing constraint）。

目前主流的STA工具是synopsys的Prime Time。

![f318a94c2eb4f8c081896dfee43fb4a5.png][]

时序分析流程图

**静态时序分析的作用：**

a.确定芯片最高工作频率

通过时序分析可以控制工程的综合、映射、布局布线等环节，减少延迟，从而尽可能提高工作频率。

b. 检查时序约束是否满足

可以通过时序分析来查看目标模块是否满足约束，如不满足，可以定位到不满足约束的部分，并给出具体原因，进一步修改程序直至满足要求。

c. 分析时钟质量

时钟存在抖动、偏移、占空比失真等不可避免的缺陷。通过时序分析可以验证其对目标模块的影响。

**4、覆盖率**

覆盖率作为一种判断验证充分性的手段，已成为验证工作的主导。

从目标上，可以把覆盖率分为两类：

*  代码覆盖率

作用：检查代码是否冗余，设计要点是否遍历完全。

检查对象：RTL代码

*  功能覆盖率

作用：检查功能是否遍历

检查对象：自定义的container

在设计完成时，要进行代码覆盖率充分性的sign-off, 对于覆盖率未达到100%的情况，要给出合理的解释，保证不影响芯片的工能。

**5、ASIC综合**

逻辑综合的结果就是把设计实现的RTL代码翻译成门级网表（netlist）的过程。

在做综合时要设定约束条件，如电路面积、时序要求等目标参数。

工具：synopsys的Design compiler, 综合后把网表交给后端。

至此我们前端的工作就结束啦，看到这里我先给各位看官个赞！

**芯片后端设计**

后端设计也就是从输入网表到输出GDSII文件的过程：主要分为以下六个步骤：

1.  逻辑综合
2.  形式验证
3.  物理实现
4.  时钟树综合-CTS
5.  寄生参数提取
6.  版图物理验证

**1.逻辑综合**

在前端最后一步已经讲过了，在此不做赘述。

**2. 形式验证**

*  验证芯片功能的一致性
 *  不验证电路本身的正确性
 *  每次电路改变后都需验证

形式验证的意义在于保障芯片设计的一致性，一般在逻辑综合，布局布线完成后必须做。

工具：synopsys Formality

**4. 物理实现**

物理实现可以分为三个部分:

**布局规划 floor plan**

**布局 place**

**布线 route**

***1、布图规划floor plan***

布图规划是整个后端流程中作重要的一步，但也是弹性最大的一步。因为没有标准的最佳方案，但又有很多细节需要考量。

布局布线的目标：优化芯片的面积，时序收敛，稳定，方便走线。

工具：IC compiler，Encounter

布图规划完成效果图：

![11efd7d0a001c345ec196a244a5fad3e.png][]

***2、布局***

布局即摆放标准单元，I/O pad，宏单元来实现个电路逻辑。

布局目标：利用率越高越好，总线长越短越好，时序越快越好。

但利用率越高，布线就越困难；总线长越长，时序就越慢。因此要做到以上三个参数的最佳平衡。

布局完成效果图：

![f031f5d2397394032f58ddc9f71023ad.png][]

***3、布线***

布线是指在满足工艺规则和布线层数限制、线宽、线间距限制和各线网可靠绝缘的电性能约束条件下，根据电路的连接关系，将各单元和I/O pad用互连线连接起来。

![e4a862b9b44b66dc39228f6e612299cd.png][]

**4. 时钟树综合——CTS**  
Clock Tree Synthesis，时钟树综合，简单点说就是时钟的布线。

由于时钟信号在数字芯片的全局指挥作用，它的分布应该是对称式的连到各个寄存器单元，从而使时钟从同一个时钟源到达各个寄存器时，时钟延迟差异最小。这也是为什么时钟信号需要单独布线的原因。

![9c07d5adfe4aaa6ba34a53126c83d855.png][]

**5. 寄生参数提取**  
由于导线本身存在的电阻，相邻导线之间的互感,耦合电容在芯片内部会产生信号噪声，串扰和反射。这些效应会产生信号完整性问题，导致信号电压波动和变化，如果严重就会导致信号失真错误。提取寄生参数进行再次的分析验证，分析信号完整性问题是非常重要的。

工具Synopsys的Star-RCXT

**6.版图物理验证**

这一环节是对完成布线的物理版图进行功能和时序上的验证，大概包含以下方面：

LVS（Layout Vs Schematic）验证：简单说，就是版图与逻辑综合后的门级电路图的对比验证；

DRC（Design Rule Checking）：设计规则检查，检查连线间距，连线宽度等是否满足工艺要求；

ERC（Electrical Rule Checking）：电气规则检查，检查短路和开路等电气规则违例；

实际的后端流程还包括电路功耗分析，以及随着制造工艺不断进步产生的DFM（可制造性设计）问题等。

**物理版图以GDSII的文件格式交给芯片代工厂**（称为Foundry）在[**晶圆硅片**][Link 1]上做出实际的电路。

![c2000ef6dfd76626796e9b6d3b0b1007.png][]

GDSII效果版图

最后进行封装和测试，就得到了我们实际看见的芯片。

![f4b0a729393fdd393acb1c67bf1d8baa.png][]

--------------------

芯片设计的流程是纷繁复杂的，从设计到流片耗时长（一年甚至更久），流片成本高，一旦发现问题还要迭代之前的某些过程。

> 来源：  
> 
> 
> https://www.zhihu.com/question/28322269/answer/1498321730

**声明：**本文素材来源网络，版权归原作者所有。如涉及作品版权问题，请与我联系删除。

\------------ **END** ------------

![d5086187286815cf573b5167d1612549.gif][]

[**●嵌入式专栏精选教程**][Link 2]

[**●精选汇总 | ST工具、下载编程工具**][_ ST]

[**●精选汇总 | 嵌入式软件设计与开发**][Link 3]

[**●精选汇总 | STM32、MCU、单片机**][_ STM32_MCU]

**欢****迎关注我的公众号，**回复“**加群**”按规则加入技术交流群，回复“**1024**”查看更多内容。

**欢迎关注我的视频号：**

![8e4e05fa07cde42023455b43b72604c4.png][]

点击“**阅读原文**”查看更多分享，欢迎**点分享、收藏、点赞、在看。**

[5255c5bbebb736650bd5aeaba94c1373.png]: /images/20220828/8b5d79431e5147018e39dc19e59f97c1.png
[f654f765410936da85481a97a3568b6c.png]: /images/20220828/b374d5e85181468d81be1d0662205602.png
[395d2cccac04fb3d6c26d911c3dc6e7c.png]: /images/20220828/b9ea7b6e308d475c829a30e25e4fce35.png
[76b8f19a84cfcbd9662e464e36377a57.png]: /images/20220828/97f040e15ead4f22ad1c1d6027598433.png
[92bfb087328a0cb1acd48fddca3b2629.png]: /images/20220828/eed8c073b0f84445a20a63258d1db881.png
[61d5ac95d15996e32cd418e8ccfac181.png]: /images/20220828/594e7a45395f45c181b60e4a9e2a6187.png
[00cd1e6a2e8eb39e1db5749d23e50ecc.png]: /images/20220828/961b2e8eb2fe4433a62e799a674008f9.png
[d520225213d46e881ca6e3d86cfe2cf5.png]: /images/20220828/64d143c1fd48408c867e00b19fc99b7f.png
[f318a94c2eb4f8c081896dfee43fb4a5.png]: /images/20220828/de8df2bc2a8d4a868741c15becb74e79.png
[11efd7d0a001c345ec196a244a5fad3e.png]: /images/20220828/c1546e74f0904667a6e57a176e42a54c.png
[f031f5d2397394032f58ddc9f71023ad.png]: /images/20220828/c3a47c24f1344a109c6de964297bcc86.png
[e4a862b9b44b66dc39228f6e612299cd.png]: /images/20220828/74f91216e6e847f6bee9eae10d948e37.png
[9c07d5adfe4aaa6ba34a53126c83d855.png]: /images/20220828/50d0dc94389f49aebd959e5b4c8f4847.png
[Link 1]: http://mp.weixin.qq.com/s?__biz=MzI4MDI4MDE5Ng==&mid=2247498443&idx=1&sn=8f14dcc5d14ab3d41cb2280e6fd9f4d8&chksm=ebb85720dccfde36ef0496df8b74e892aba437353641391763ed1594c3434d0276c55c7067f8&scene=21#wechat_redirect
[c2000ef6dfd76626796e9b6d3b0b1007.png]: /images/20220828/9d54e1769f30471eab82bbdd8af2073e.png
[f4b0a729393fdd393acb1c67bf1d8baa.png]: /images/20220828/6d8e3dc85e744879a050e3712857dcdd.png
[d5086187286815cf573b5167d1612549.gif]: /images/20220828/1ed4499faa9947548d5e331b051aa9b5.png
[Link 2]: http://mp.weixin.qq.com/s?__biz=MzUxNjgxMDE4OQ==&mid=2247490732&idx=3&sn=fe17751c678c2d0451956f6ce16bfa45&chksm=f9a0e80eced761189daea6e7b2d245fae32d117caa0b4af8f770c1f15a9c8b27c5a7e701d02e&scene=21#wechat_redirect
[_ ST]: https://mp.weixin.qq.com/s?__biz=MzI4MDI4MDE5Ng==&mid=2247500196&idx=3&sn=e91f59c8aa8efe6c6d697fb97ba5ba56&scene=21#wechat_redirect
[Link 3]: https://mp.weixin.qq.com/s?__biz=MzI4MDI4MDE5Ng==&mid=2247502904&idx=2&sn=c1f461b14949c53d3916ea1c2be4b629&scene=21#wechat_redirect
[_ STM32_MCU]: https://mp.weixin.qq.com/s?__biz=MzI4MDI4MDE5Ng==&mid=2247502904&idx=3&sn=c42a2f88226fda826e097c90c9dbb655&scene=21#wechat_redirect
[8e4e05fa07cde42023455b43b72604c4.png]: /images/20220828/24163bbf82894489a7711c6fc4ed677b.png