Makefile_03：Makefile介绍（作用、例子、原理）

女爷i 2022-11-17 14:56 233阅读 0赞

### 一、Makefile 作用 ###

**Make 命令执行时，需要一个 Makefile 文件，以告诉 make 命令需要怎么样的去编译和链接程序。make 命令会自动智能地根据当前的文件修改的情况来确定哪些文件需要重编译，从而自己编译所需要的文件和链接目标程序。我们的规则是：**

1）如果这个工程没有编译过，那么我们的所有 C 文件都要编译并被链接。

2）如果这个工程的某几个 C 文件被修改，那么我们只编译被修改的 C 文件，并链接目标程。

3）如果这个工程的头文件被改变了，那么我们需要编译引用了这几个头文件的 C 文件，并链接目标程序。

Makefile的核心和主线规范如下
    ------------------------------------------------
    target ... : prerequisites ...
        command 
    ...
    
    或者
    
    targets : prerequisites ; command
        command
    ... 
    ------------------------------------------------
    PS：target 目标文件依赖于prerequisites 中的文件，其生成规则定义在 command 中.
    （1）target 是一个目标文件，可以是 中间代码文件、执行文件，还可以是一个标签（Label）。
    （2）prerequisites 就是要生成那个 target 所需要的文件。
    （3）command 也就是 make 需要执行的命令，任意的 Shell 命令。
    （4）如果mommand命令，于prerequisites不在一行，那command必须要以[Tab]键开始，
    如果和 prerequisites 在一行，那么可以用分号做为分隔。

### 二、例子 ###

**比如我们的工程有 8 个 C 文件和 3 个头文件，我们要写一个 Makefile 来告诉 Make 命令如何编译和链接这几个文件。**

edit : main.o kbd.o command.o display.o \
            insert.o search.o files.o utils.o
        cc -o edit main.o kbd.o command.o display.o \
            insert.o search.o files.o utils.o
    
    main.o : main.c defs.h
        cc -c main.c
    kbd.o : kbd.c defs.h command.h
        cc -c kbd.c
    command.o : command.c defs.h command.h
        cc -c command.c
    display.o : display.c defs.h buffer.h
        cc -c display.c
    insert.o : insert.c defs.h buffer.h
        cc -c insert.c
    search.o : search.c defs.h buffer.h
        cc -c search.c
    files.o : files.c defs.h buffer.h command.h
        cc -c files.c 
    utils.o : utils.c defs.h
        cc -c utils.c
    clean :
        rm edit main.o kbd.o command.o display.o \
            insert.o search.o files.o utils.o

（1）反斜杠（\\）是换行符的意思。

（2）我们把这个内容保存在文件为“Makefile”或“makefile”的文件中，然后在该目录下直接输入命令“make” 就可以生成执行文件 edit。

（3）在定义好依赖关系后，后续的那一行定义了如何生成目标文件的操作系统命令，一定要 以一个 Tab 键作为开头。记住，make 并不管命令是怎么工作的，他只管执行所定义的命令。 make 会比较 targets 文件和 prerequisites 文件的修改日期，如果 prerequisites 文件的 日期要比 targets 文件的日期要新，或者 target 不存在的话，那么，make 就会执行后续定义的命令。

（4）如果要删除执行文件和所有的中间目标文件，那么，只要简单 地执行一下“make clean”就可以了。clean 不是一个文件，它只不过是一个动作名字，我们可以在一个 makefile 中定义不用的编译或是和 编译无关的命令，比如程序的打包，程序的备份，等等。

（5）gcc参数含义

\-g 可执行程序包含调试信息  
\-o 指定输出文件名  
\-c 只编译不链接

### 三、Make如何工作 ###

1、make 会在当前目录下找名字叫“Makefile”或“makefile”的文件。

2、如果找到，它会找文件中的第一个目标文件（target），在上面的例子中，他会找到 “edit”这个文件，并把这个文件作为最终的目标文件。

3、如果 edit 文件不存在，或是 edit 所依赖的后面的 .o 文件的文件修改时间要比 edit 这个文件新，那么，他就会执行后面所定义的命令来生成 edit 这个文件。

4、如果 edit 所依赖的.o 文件也存在，那么 make 会在当前文件中找目标为.o 文件的依 赖性，如果找到则再根据那一个规则生成.o 文件。（这有点像一个堆栈的过程）

5、当然，你的 C 文件和 H 文件是存在的啦，于是 make 会生成 .o 文件，然后再用 .o 文 件生命 make 的终极任务，也就是执行文件 edit 了。

### 四、Makefile 里有什么？ ###

Makefile 里主要包含了五个东西：显式规则、隐晦规则、变量定义、文件指示和注释。

**1、显式规则**

显式规则说明了，如何生成一个或多的的目标文件。这是由 Makefile 的书写者明显指 出，要生成的文件，文件的依赖文件，生成的命令。

**2、隐晦规则**

由于我们的 make 有自动推导的功能，所以隐晦的规则可以让我们比较粗糙地简略地书 写 Makefile，这是由 make 所支持的。

**3、变量的定义**

在 Makefile 中我们要定义一系列的变量，变量一般都是字符串，这个有点你 C 语言中 的宏，当 Makefile 被执行时，其中的变量都会被扩展到相应的引用位置上。

**4、文件指示**

（1）在一个 Makefile 中引用另一个 Makefile，就像 C 语言中的 include 一样；

（2）根据某些情况指定 Makefile 中的有效部分，就像 C 语言中的预 编译\#if 一样；

（3）定义一个多行的命令。（后续讲）

**5、注释**

Makefile 中只有行注释，和 UNIX 的 Shell 脚本一样，其注释是用“\#”字符，这个就像 C/C++中的“//”一样。如果你要在你的 Makefile 中使用“\#”字符，可以用反斜框进行转义，如：“\\\#”。

### 五、Makefile文件名 ###

建议命名成“Makefile”，首字母大写。

当 然 ， 你 可 以 使 用 别 的 文 件 名 来 书 写 Makefile ， 比 如 ： “Make.Linux” ， “Make.Solaris”，“Make.AIX”等，如果要指定特定的 Makefile，你可以使用 make 的 “-f”和“--file”参数，如：make -f Make.Linux 或 make --file Make.AIX。