verilog 中的 timescale

àì夳堔傛蜴生んèń 2023-01-10 12:00 155阅读 0赞

原文链接：https://blog.csdn.net/qq\_16923717/article/details/81099833

# timescale 的语法 #

`timescale` 是 Verilog 中的预编译指令，指定位于它后边的module的时间单位和时间精度，直到遇到新的 `timescale` 指令或者 `resetall` 指令。它的语法如下：

`timescale time_unit / time_precision

假如我们延时 x 个时间单位，那延时的总时间 time = x \* time\_unit， 但最后真正延时的时间是根据 time\_precision 对 time 进行四舍五入后的结果，如下面的代码所示。

`timescale 100ns / 10ns           // 时间单位100ns，时间精度10ns
    module tb;
    reg [4:0] set;
    parameter d1 = 20，
              d2 = 1.5,
              d3 = 1.54,
              d4 = 1.55;
    
    initial begin
        #d1   set = 0;      // real_delay = round(20*100)   = 2000ns
        #d2   set = 1;      // real_delay = round(1.5*100)  = 150ns 
        #d3   set = 2;      // real_delay = round(1.54*100) = 150ns  // 以10ns为精度做四舍五入
        #d4   set = 3;      // real_delay = round(1.55*100) = 160ns  //  以10ns为精度做四舍五入
    end
    
    endmodule

注意事项：  
1）时间单位和时间精度只能是1、10 和100 这三种整数，单位有s、ms、us、ns、ps 和 fs；  
2）时间精度必须小于等于时间单位

# timescale 时间精度对仿真时间的影响 #

timescale 的时间精度设置是会影响仿真时间的，如下面几种设置。最后一种设置可能是第一种的一倍还多，并且占用更多的内存，所以若没有必要，应尽量将时间精度设置得更大一些。

`timescale 1ns / 1ns
    `timescale 1ns / 100ps
    `timescale 1ns / 10ps
    `timescale 1ns / 1ps

发表评论取消回复

表情：

评论列表（有 0 条评论，155人围观）

还没有评论，来说两句吧...

相关阅读

相关 Verilog的运算符

目录 1、算术运算符 2、关系运算符 3、逻辑运算符 4、条件运算符 5、位运算符 6、移位运算符 7、拼接运算符 8、运算符的优先级 ----

朱雀/ 2023年07月03日 08:29/ 0 赞/ 72 阅读

相关 verilog 中的 timescale

原文链接：https://blog.csdn.net/qq\_16923717/article/details/81099833 timescale 的语法 `time

àì夳堔傛蜴生んèń/ 2023年01月10日 12:00/ 0 赞/ 156 阅读

相关 verilog 中！与 ~ 的区别

“!”表示逻辑取反，“~”表示按位取反当面对位宽为1时:两个操作符的作用相同。当位宽不为1时: “~”会将变量的各个位依次取反如：a\[3:0\] =\{1,0

骑猪看日落/ 2022年10月05日 11:52/ 0 赞/ 244 阅读

相关 Verilog 的问题

1，仿真的时候弹出错误，再打开就都有问题 Internal Error: Sub-system: AMERGE, File: /quartus/atm/amerge/amer

本是古典何须时尚/ 2022年05月31日 02:51/ 0 赞/ 98 阅读

相关 `include在Verilog中的应用

"文件包含"处理\`include 所谓"文件包含"处理是一个源文件可以将另外一个源文件的全部内容包含进来，即将另外的文件包含到本文件之中。Verilog HDL语言提供了\

矫情吗；*/ 2022年05月31日 02:12/ 0 赞/ 129 阅读

相关对`timescale的深入理解

1. \`timescale 1ns / 1ps，含义为：时延单位为1ns，时延精度为1ps。 2. 在编译过程中，\`timescale会影响其后面所有模块中的时延值，直

红太狼/ 2022年05月31日 02:10/ 0 赞/ 399 阅读

相关 verilog中的generate语句

generate语句可以动态的生成verilog代码，当对矢量中的多个位进行重复操作时，或者当进行多个模块的实例引用的重复操作时，或者根据参数的定义来确定程序中是否应该包含某段

「爱情、让人受尽委屈。」/ 2022年05月28日 07:35/ 0 赞/ 269 阅读

相关关于verilog中的signed类型

在数字电路中，出于应用的需要，我们可以使用无符号数，即包括0及整数的集合；也可以使用有符号数，即包括0和正负数的集合。在更加复杂的系统中，也许这两种类型的数，我们都会用

旧城等待，/ 2022年04月24日 16:14/ 0 赞/ 142 阅读

相关 verilog中signed的使用

1、在verilog中有时会用signed修饰符来修饰定义的数据，运算的时候也会用$signed（）任务来强制转换数据，那么signed的修饰是为什么呢，是为了区分有符号数和无

迈不过友情╰/ 2022年04月24日 15:58/ 0 赞/ 201 阅读

相关 Verilog中task的应用

任务就是一段封装在“task-endtask”之间的程序。任务是通过调用来执行的，而且只有在调用时才执行，如果定义了任务，但是在整个过程中都没有调用它，那么这个任务是不会

男娘i/ 2022年01月07日 11:41/ 0 赞/ 201 阅读