计算机组成原理名词重点

Bertha 。 2023-02-20 08:16 1阅读 0赞

# 第一章　概论 #

*  计算机的硬件组成：**存储器、运算器（ALU）、控制器、输入输出设备。**
 *  计算机的层次结构从下至上可分为五级，即**微程序设计级、一般机器级、操作系统级、汇编语言级、高级程序级。**

# 第二章　运算方法和运算器 #

*  数据表示格式：**定点格式（纯小数，纯整数），浮点格式。**
 *  数的机器码表示：**原码，补码，反码，移码。**
 *  计算机中的逻辑运算，主要是指：**逻辑非、逻辑加、逻辑乘、逻辑异**四种运算。
 *  对一片ALU来说可有三个进位输出。其中：**G称为进位发生输出、P称为进位传送输出。**
 *  计算机的运算器大体有三种结构形式：**单总线结构，双总线结构，三总线结构**

# 第三章　多层次的存储器 #

*  存储器分级结构，由慢到快分为：**磁带**、**磁盘**、**cache主存储器**、**寄存器cache**。存储器分类方法：**存储介质（半导体／磁表面存储器）**、**存取方式（随机／顺序存储器）**、**存储内容可变性（只读ROM／随机读写RAM存储器）**、**信息易失性（非／易失存储器）**、根据存储器在系统中的作用可以分为：**内部存储器、外部存储器；又可分为主存储器、高速缓冲存储器(cache)、辅助存储器、控制存储器。**
 *  存放一个字机器字的存储单元，通常称为**字存储单元**，相应的单元地址叫：**字地址**。
 *  主存储器的技术指标主要是：**存储容量、存取时间、存储周期、存储器带宽**
 *  任何一个SRAM（静态读写存储器），都有三组信号线：**地址线、数据线、控制线。**
 *  DRAM（动态读写存储器），通常做计算机的主存存储器。**集中式刷新**：DRAM所有行在每个刷新周期中都刷新一次；**分散式刷新**：每一行的刷新插入到正常读写周期中。
 *  **只读存储器（ROM）, 光擦除可编程可读存储器（EPROM），闪速存储器（FLASH，存储技术划时代的技术）**
 *  并行存储器：**双端口存储器和多体交叉存储器**，前者采用**空间并行技术**，后者采用**时间并行技术**
 *  Cache替换策略：**最不经常使用算法（LFU），近期最少使用算法（LRU）, 随机替换**
 *  用户编制程序时使用的地址称为**虚地址或逻辑地址**，其对应的存储空间称为**虚存空间或逻辑地址空间**; 而计算机物理内存的访问地址则称为**实地址或物理地址**，其对应的存储空间称为**物理存储空间或主存空间**。程序进行虚地址到实地址转换的过程称为**程序的再定位**。
 *  Cache与虚存的异同：**相同（出发点相同，原理相同），不同点（侧重点不同，数据通路不同，透明性不同，未命中时得损失不同）**
 *  虚存机制要解决的问题：**调度机制、地址映射问题、替换问题、更新问题。**
 *  **页式虚拟器，段式虚拟器，段页式虚拟器**
 *  由于页表通常在主存中，因而即使逻辑页已经在主存中，也至少要访问两次物理存储器才能实现一次访存。**一次页表（虚地址–>物理地址）二次主存（物理地址–>数据）**
 *  在段式虚拟存储系统中，**虚地址由段号和段内地址(偏移量)组成**。虚地址到实主存地址的变换通过段表实现。每个程序设置一个段表，段表的每一个表项对应一个段。每个表项至少包含下面三个字段:  
    (1)**有效位** 指明该段是否已经调人实存。（2）**段起址** 指明在该段已经调人实存的情况下，该段在实存中的首地址。(3)**段长** 记录该段的实际长度。设置段长字段的目的是为了保证访问某段的地址空间时，段内地址不会超出该段长度导致地址越界而破坏其他段。
 *  虚地址模式：**不分段不分页模式、不分段分页模式、分段不分页模式、分段分页模式。**
 *  虚存的替换算法：**FIFO算法，LRU算法，LFU算法**

# 第四章　指令系统 #

*  指令系统的性能要求：**完备性、有效性、规整性、兼容性。**
 *  机器指令对数据进行操作，数据通常分成以下四类：**地址数据、数值数据、字符数据、逻辑数据。**
 *  在存储器中，操作数或指令字写入或读出方式有：**地址指定方式、相联存储方式、堆栈存储方式。**
 *  指令的寻址方式有两种：**顺序寻址方式、跳跃寻址方式。**
 *  基本寻址方式：**隐含寻址、立即寻址、直接寻址、间接寻址、寄存器寻址、寄存器间接寻址、偏移寻址、段寻址、堆栈寻址。**
 *  一个较为完善的指令系统应当有：**数据处理、数据存储、数据传送、程序控制。**

# 第五章中央处理器 #

*  **CPU = 运算器 + cache + 控制器**
 *  CPU具有如下四方面基本功能：**指令控制、操作控制、时间控制、数据加工。**
 *  控制器由：**程序计数器、指令寄存器、指令译码器、时序产生器、操作控制器**组成。
 *  控制器主要功能有：（**1）从指令cache中取出一条指令，并指出下一条指令在cache中的位置。（2）对指令进行译码或测试，并产生相应的操作控制信号。**
 *  运算器有两个主要的功能：**(1)执行所有的算术运算（2）执行所有的逻辑运算，并进行逻辑测试，如零值测试或两个值的比较**
 *  CPU中的主要寄存器：**数据缓冲寄存器（DR）、指令寄存器（IR）、程序计数器（PC）、数据地址寄存器（AR）、通用寄存器（R０－R３）、状态字寄存器（PSW）**。
 *  通常把许多寄存器之间传送信息的通路，称为 **数据通路** 在各寄存器之间建立数据通路由操作控制器完成。
 *  操作控制器可分为**时序逻辑型**和**存储逻辑型**，第一种称为**硬布线控制器**，第二种称为**微程序控制器。**
 *  硬布线控制器中，时序信号往往采用主状态周期－节拍电位－节拍脉冲三级体制。
 *  时序信号产生器由：**时钟源、环形脉冲发生器、节拍脉冲和读写时序译码逻辑、启停控制逻辑** 组成。
 *  控制器控制方式：**(1)同步控制方式，机器周期数和时钟周期数固定不变。（2）异步控制方式，每个控制信号需要多少时间就占用多少时间。（3）联合控制方式，同步和异步相结合**。
 *  微程序控制器主要由：**控制存储器、微指令寄存器、地址转移逻辑** 三大部分组成。
 *  流水CPU：**并行性（时间并行，空间并行，时间+空间并行）**

# 第六章　总线系统 #

*  **总线**是构成计算机系统的互联网机构，是**多个系统功能部件**之间进行**数据传送**的公共通路
 *  一个单处理器系统中总线，大致分成三类：**（1）内部总线：连接CPU内部各寄存器及运算器（2）系统总线：存储器，通道等互联总线（3）I／Ｏ总线：中／低速设备之间互联总线**
 *  总线的特性：**物理特性、功能特性、电气特性、时间特性。**
 *  多总线结构：CPU 和 cache之间采用高速的CPU总线，主存连在系统总线上。通过**桥，CPU总线、系统总线、高速总线彼此相连。桥实质上是一种具有缓冲、转换、控制功能的逻辑电路。**
 *  早期总线的内部结构：**地址线，数据线，控制线**。当代总线：**数据传送总线，仲裁总线，中断总线，中断和同步总线，公用线**。
 *  I／O接口可分为**串型数据接口、并行数据接口**。通常具有如下功能：**控制、缓冲、状态、转换、整理、程序中断**。
 *  总线仲裁：**集中式仲裁（链式查询方式，计数器定时查询方式，独立请求方式），分布式仲裁**

# 第七章　外存与I／O设备 #

*  一般来说，外围设备由三个基本部分组成：**存储介质、驱动装置、控制电路**。
 *  **磁盘片表面称为记录面，记录面上一系列同心圆称为磁道，每个盘片表面通常有几百到几千个磁道，每个磁道又分为若干个扇区**。
 *  磁盘存储器的技术指标：**存储密度、道密度、位密度、面密度、存储容量、平均存储时间、数据传输率**。

# 第八章　输入输出系统 #

*  CPU 管理外围设备方式：**程序查询方式，程序中断方式，直接内存访问（DMA）方式，通道方式**
 *  中断标志触发器具体功能如下\*\*：准备就绪标志（RD）、允许中断触发器（EI）、中断请求触发器（IR）、中断屏蔽触发器（IM）\*\*。
 *  Pentium有两类中断源，即 **中断（分可屏蔽中断与不可屏蔽中断）和 异常（执行异常和执行软件中断指令）**。
 *  CPU识别中断类型取得中断向量号的途径有三种：**指令给出、外部提供、CPU识别错误，故障，根据异常产生自动指定向量号。**
 *  DMA（直接内存访问）至少能执行以下一些基本操作：**（1）从外围设备发出DMA请求（2）CPU相应控制请求，把CPU工作模式改成DMA操作方式，（3）由DMA控制器对内存寻址（4）向CPU报告DMA工作结束**
 *  DMA由如下逻辑部件组成：**内存地址计数器、字计数器、数据缓冲寄存器、DMA请求标志、控制／状态逻辑、中断机构。**
 *  I／O系统设计要考虑两种主要规范：**时延约束、带宽约束**。