VHDL设计一个同步置数、异步清零的D触发器

我就是我 2023-06-07 12:03 1阅读 0赞

设计一个同步置数、异步清零的D触发器，其引脚名称和逻辑功能如下表所示。  
![在这里插入图片描述][watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80Mzg4OTg0MQ_size_16_color_FFFFFF_t_70]

LIBRARY ieee;
    USE ieee.std_logic_1164.all;
    ENTITY ddddd IS
    PORT (clk, set, clr, d : IN STD_LOGIC;
    q, nq : OUT STD_LOGIC);
    
    END ddddd;
    ARCHITECTURE ard OF ddddd IS
    BEGIN
    	PROCESS( clk,set,clr,d) is
    	BEGIN
    		IF clr='0' THEN
    			q<='0';
    			nq<='1';
    		ELSE 
    			IF (clk'EVENT AND clk='1') THEN
    				IF  (SET='0' )THEN
    					q<='1';
    					nq<='0';
    				ELSE
    					IF d='1' THEN
    						q<='1';
    						nq<='0';
    					ELSIF d='0' THEN
    						q<='0';
    						nq<='1';
    					END IF;
    				END IF;
    			END IF;
    		END IF;
    	END PROCESS;
    END ard;

[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80Mzg4OTg0MQ_size_16_color_FFFFFF_t_70]: /images/20230601/863934bb18004108b1b8f884afc55b83.png

发表评论取消回复

表情：

评论列表（有 0 条评论，1人围观）

还没有评论，来说两句吧...

相关阅读

相关置位，清零

WTCON |= (1 << 5) //WTCON的第五位置1 WTCON &= ~(1 << 5) //WTCON的第五位清0 参考： [https://blog.c

古城微笑少年丶/ 2024年02月19日 21:48/ 0 赞/ 68 阅读

相关数电模电（三）时序电路触发器基本RS触发器同步RS触发器主从RS触发器 JK触发器主从D触发器

本文原创首发CSDN，链接 https://blog.csdn.net/qq\_41464123/article/details/90084796 ，作者博客https://b

清疚/ 2024年02月19日 19:55/ 0 赞/ 79 阅读

相关 VHDL——含异步清零和同步使能的加法计数器源程序

library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all;

港控/mmm°/ 2023年10月04日 11:08/ 0 赞/ 47 阅读

相关 VHDL——D触发器

1.端口 ![20210410152150485.png][] 2.VHDL语言 2.1引入信号： library ieee; use ieee.s

旧城等待，/ 2023年10月04日 10:22/ 0 赞/ 2 阅读

相关试用74LS161加必要的门电路实现9进制计数器(同步置数法/异步清零法分别实现)

同步置数法: ![watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0

深碍√TFBOYSˉ_/ 2023年06月23日 05:59/ 0 赞/ 46 阅读

相关同步四进制加减法可逆计数器设计(D触发器+74153)

好久没更新博客了, 很高兴今天又与大家见面了. 昨天有朋友问道这样一个问题"该如何使用最少数量的D触发器和四选一数据选择器74153接成同步四进制加减法可逆计数器": 从这个

阳光穿透心脏的1/2处/ 2023年06月15日 11:07/ 0 赞/ 46 阅读

相关 VHDL设计一个同步置数、异步清零的D触发器

设计一个同步置数、异步清零的D触发器，其引脚名称和逻辑功能如下表所示。 ![在这里插入图片描述][watermark_type_ZmFuZ3poZW5naGVpdGk_sh

我就是我/ 2023年06月07日 12:03/ 0 赞/ 2 阅读

相关怎么样理解同步清零和异步清零？

DA专业论坛 » [通用设计][Link 1] » \[求助\] 大家是怎么样理解同步清零和异步清零的？？ [查看完整版本: \[求助\] 大家是怎么样理解同步清零和

悠悠/ 2022年09月23日 14:50/ 0 赞/ 145 阅读

相关同步置数与异步置数

集成计数器的置数方式有异步和同步两种。异步置数：与时钟脉冲CP没有任何关系，只要异步置数控制端出现置数信号，并行数据便立刻被置入。同

ゝ一纸荒年。/ 2022年09月23日 14:49/ 0 赞/ 110 阅读

相关后仿中的异步D触发器设置

在PR后仿时，经常会遇到讨厌的红色X（不定态）。而debug不定态的起因又很麻烦，有可能用Verdi调试半天还是没能找到根本的原因。今天我们就来分析一下异步D触发器采样不稳

超、凢脫俗/ 2022年03月18日 14:37/ 0 赞/ 600 阅读