MCU_关于STM32Fxxx中断EXTI产生时多次（两次）进入中断的原因

水深无声 2023-07-24 14:33 38阅读 0赞

调试新的芯片Stm32F407时，发现和以前的不一样。

相同的代码，EXTI中断总是会进入两次，为了验证，我手动在中断中进行了清除，

void EXTI0_IRQHandler(void)
    {
        /* USER CODE BEGIN EXTI0_IRQn 0 */
    
        /* USER CODE END EXTI0_IRQn 0 */
        HAL_NVIC_ClearPendingIRQ(EXTI0_IR0n);    // HAL_GPIO_EXTI_IRQHandler 会做同样的工作
        __HAL_GPIO_EXTI_CLEAR_FLAG(GPIO_PIN_0);  // 等价于 __HAL_GPIO_EXTI_CLEAR_IT(GPIO_Pin)
        //HAL_GPIO_EXTI_IRQHandler(GPIO_PIN_0);  // 其中调用了 __HAL_GPIO_EXTI_CLEAR_IT(GPIO_Pin); 
        /* USER CODE BEGIN EXTI0_IRQn 1 */
        //if(GPIO_PIN_RESET == HAL_GPIO_ReadPin(GPIO_INPUT_EXTI_PORT, GPIO_INPUT_EXTI_P0))
        Exti_Interrupt(0); //自己写的中断功能函数
        /* USER CODE END EXTI0_IRQn 1 */
    }

即使使用了ClearPendingIRQ，也同样会在中断产生时进入两次。以前使用的STM32F1xx芯片没有这个现象，不清楚不同批次之间，会不会有类似的问题。

当然，从程序的角度，对于按键类的操作，一般要求是在Exti\_Interrupt中进行debouncing（去抖动）操作，这样是最稳妥的办法。

不过这里纠结的是，为什么会两次进入中断呢？

因为没法弄明白芯片设计，只能猜，大约是硬件在设计时的考量取舍有一定难度，所以导致有的STM32芯片会多次进入，有的不会。

当然，官方STM示例中是不使用HAL\_NVIC\_ClearPendingIRQ(EXTI0\_IRQx)这样的操作的，不敢说这句是否有用。默认不去处理后续的挂起操作，那么不使用这个清除会不会更好，估计得有运气的成份，如果抖动不存在那最好了，貌似我这里不行。

经过搜索，在这里发现了一个比较合理的解释  
[http://www.keil.com/support/docs/3928.htm][http_www.keil.com_support_docs_3928.htm]

在概意思就是和硬件有关。后面还给出了一个解决办法（和去抖动类似），弄一个延时操作在前面。

我把全部原文贴在下面，

# ARM: Cortex-M3/M4 Interrupts Happening Twice? #

--------------------

Information in this knowledgebase article applies to:

*  Cortex-M3 and Cortex-M4 Devices

--------------------

### SYMPTOM ###

Cortex-M3 and Cortex-M4 interrupts appear to be triggering twice.

### CAUSE ###

This may happen with devices:

*  That add an external, system-level write buffer in their Cortex-M3 or Cortex-M4 design, AND
 *  The ISR code exits immediately after a write to clear the interrupt.

In this situation, the write to clear the interrupt may not complete before interrupt triggers a second time.

### REASON ###

For the Cortex-M3 and Cortex-M4 cores, writes (STR, STMIA or PUSH) to memory are internally buffered. The Harvard architecture allows the MCU to fetch and execute instructions without waiting for data writes to memory to complete. The Cortex-M cores are aware of the internal buffer and prevent subsequent interrupts until the internal buffer empties and the write completes.

Sometimes vendors incorporate an additional external, system-level write buffer in their Cortex-M3 and Cortex-M4 designs for better performance. But unfortunately, the core is not aware of this external write buffer and cannot access it's status. For these externally-buffered devices, if an ISR exits immediately after clearing the interrupt register, a second interrupt could trigger again before the write to clear the interrupt completes.

For example, this ISR exits immediately after clearing the timer interrupt. Without the external buffer implementation, this code would work as expected. However, on a device with an external, system-level write buffer, this code could cause this "double IRQ" condition:

void Timer_IRQHandler (void) {
      Timeout_counter++;                /* Increment timeout counter */
      PortD->PTOR |= 1<<0;              /* Toggle output on port D0  */
      Timer->MSR |= TIMER_MASK;         /* Clear timer interrupt     */
    }

### RESOLUTION ###

Using the DSB instruction or \_\_dsb(0) intrinsic before exiting will force a wait for the internal write buffer to empty, but that instruction cannot test the status of an optional system-level write buffer if there happens to be one. To make sure the peripheral interrupt register gets set properly, just perform another memory write before exiting the ISR.

Given the example above, one way to do this is by incrementing the timeout counter AFTER clearing the interrupt:

void Timer_IRQHandler (void) {
      PortD->PTOR |= 1<<0;              /* Toggle output on port D0         */
      Timer->MSR |= TIMER_MASK;         /* Clear timer interrupt            */
      Timeout_counter++;                /* Count timeout & insure IRQ clear */
    }

But any type of memory write will accomplish this. The **Timeout\_counter++** works because it performs a read-modify-write to memory. If you can't move an instruction like in the above example, just add harmless code that performs a read-write like this:

void Timer_IRQHandler (void) {
      Timeout_counter++;                /* Increment timeout counter */
      PortD->PTOR |= 1<<0;              /* Toggle output on port D0  */
      Timer->MSR |= TIMER_MASK;         /* Clear timer interrupt     */
      PortD->PTOR = PortD->PTOR;        /* Insure IRQ clear          */
    }

Last Reviewed: Wednesday, June 14, 2017

[http_www.keil.com_support_docs_3928.htm]: http://www.keil.com/support/docs/3928.htm

发表评论取消回复

表情：

评论列表（有 0 条评论，38人围观）

还没有评论，来说两句吧...

相关阅读

相关 stm32外部中断优先级

STM32的外部中断优先级可以通过设置NVIC(Nested Vectored Interrupt Controller)中的各个中断的优先级寄存器来控制。STM32的NVIC

墨蓝/ 2024年03月25日 18:50/ 0 赞/ 149 阅读

相关 MCU_关于STM32Fxxx中断EXTI产生时多次（两次）进入中断的原因

调试新的芯片Stm32F407时，发现和以前的不一样。相同的代码，EXTI中断总是会进入两次，为了验证，我手动在中断中进行了清除， void EXTI0_IRQH

水深无声/ 2023年07月24日 14:33/ 0 赞/ 39 阅读

相关 STM32之EXTI外部中断（详解）

目录概述工程实现 1、开启时钟 2、配置GPIO引脚 3、初始化中断线 3、配置外部中断的优先级（嵌

野性酷女/ 2022年12月24日 00:39/ 0 赞/ 356 阅读

相关 stm32 外部中断学习

今天我们看看STM32的外部中断实验。 STM32 供 IO 口使用的中断线只有 16 个，但是 STM32 的 IO 口却远远不止 16 个，那么 STM32 是怎么把 1

绝地灬酷狼/ 2022年08月06日 12:24/ 0 赞/ 306 阅读

相关 STM32中断的配置

在STM32使用外部中断的基本步骤如下： 1. 设置好相应的时钟； 2.设置相应的中断； 3.IO口初始化； 4.把相应的IO口设置为中断线路（要在设置外部中断之前）并

痛定思痛。/ 2022年07月14日 10:21/ 0 赞/ 406 阅读

相关 STM32外部中断初始化

include "exti.h" / 函数名 : exti_init 函数功能 : 外部中断2端口初始

淡淡的烟草味﹌/ 2022年06月11日 04:45/ 0 赞/ 294 阅读

相关 stm32 外部中断

STM32F10x芯片有84个中断通道，包括16个内核中断和68个可屏蔽中断 ![1][] NVIC NVIC英文全称是Nested Vectored Interr

向右看齐/ 2022年06月10日 04:07/ 0 赞/ 377 阅读

相关《三》STM32中断以及中断解析

1、什么是中断：中断是指计算机运行过程中，出现某些意外情况需主机干预时，机器能自动停止正在运行的程序并转入处理新情况的程序，处理完毕后又返回原被暂停的程序继续运行

浅浅的花香味﹌/ 2022年06月10日 00:54/ 0 赞/ 573 阅读

相关 STM32系统学习——EXTI（外部中断）

一、 EXTI 简介 EXTI（External interrupt/event controller）—外部中断/事件控制器，管理了控制器的 20个中断/事件线。每个中断

我不是女神ヾ/ 2022年05月25日 08:59/ 1 赞/ 1149 阅读

相关 STM32 中断向量表

STM32 F4系列中断向量表 External Interrupts DCD WWDG_IRQHandler ;

一时失言乱红尘/ 2022年05月19日 09:42/ 0 赞/ 274 阅读