EDMA - DMA QDMA

蔚落 2024-04-19 13:57 51阅读 0赞

**--------------------------------**

**做个参考,和6487/8 的EDMA3的user guide有点区别.**

**------------------------------------**

**EDMA概要**

①EDMA数据传输有两种发起方式：

ü CPU发起的EMDA数据传输（非同步方式）：需要传输时，CPU设置ESR寄存器的相应位为1，从而触发一个EDMA事件的产生，事件对应的通道参数被送往地址硬件并且完成相应的处理，这种非同步方式的实时数据传输无需设定EER寄存器；

ü 事件触发方式EDMA数据传输（同步方式）：ER寄存器保存外设发送过来的事件，一旦CPU设置EER寄存器的相应位为1后，ER中的事件才会提交给事件编码器（Event Encoder），并且进一步引起相关的传输参数的发送给地址产生硬件；如果EER中对应于某事件的位没有置1，则ER寄存器中的事件将保留，一旦置1则触发EDMA的传输，这种特性可以应用到EDMA Chain传输，需要EER和CCER结合使用；

②EDMA每个通道是和特定的系统事件绑定的，如下表所示：

![C64X DSP EDMA/QDMA小结 (转)][C64X_wbr_DSP_wbr_EDMA_QDMA_wbr]

![C64X DSP EDMA/QDMA小结 (转)][C64X_wbr_DSP_wbr_EDMA_QDMA_wbr 1]

③EDMA Chain Transfer：一个通道传完继续传另一个通道；

④EDMA Link Tansfer：设定参数后，通道的数据传输传完，再载入这个通道的其他参数设定，再进行数据传输；

**（2）EDMA数据传输类型：**

EDMA有两种类型的数据传输：1D和2D的（OPT.2DS和OPT.DDS标示源地址和目的地址的数据传输类型，即有4种组合方式）；数据的维数表明了数据的组成方式：

①1D数据

数据组成是“块->帧->元素”；一个块中的每帧数据是独立处理（即可以理解亦为2D数据，但是第二维永远是1），每次处理是一个元素，因此一帧中的数据元素可以是在同一个内存地址、连续的地址或者是与同一帧中的前面的数据元素地址具有一定偏移（Offset，由ELEIDX通道参数指定）的某地址；不同帧之间的内存地址偏移由FRMIDX通道参数指定（两帧的第一个元素之间的偏移或者后一帧的第一个元素的地址与前一帧的最后一个元素地址的偏移，具体依赖于通道参数FS的设定）；每帧的数据元素个数可以不同，由通道参数ELECNT指定，传完一帧数据后由ELERLD重新载入块中的下一帧的数据元素个数ELECNT；块中的帧的个数由通道参数FRMCNT指定；

1D数据传输有两种同步方式：OPT.FS＝，元素同步方式；OPT.FS=1，帧同步方式；

**元素同步时**，一次同步事件引起一帧中的一个元素的传输，每传输一次ELECNT递减1；当同步事件触发时，ELECNT＝1表明是一帧的最后一个数据元素，此时EDMA控制器除了完成最后这个元素的传输外，还需要重新载入ELECNT（通过ELERLD）并且FRMCNT递减1；ELEIDX表示元素之间的偏移，FRMIDX表示一帧的最后一个元素和下一帧的第一个元素之间的偏移；如果OPT.LINK=1时，传输完成中断产生（FRMCNT＝）就重新从PRAM中载入当前通道的其他参数；

**帧同步时**，一次同步事件引起一帧数据的传输，FRMIDX表示两帧的第一个元素之间的偏移；

![C64X DSP EDMA/QDMA小结 (转)][C64X_wbr_DSP_wbr_EDMA_QDMA_wbr 2]

![C64X DSP EDMA/QDMA小结 (转)][C64X_wbr_DSP_wbr_EDMA_QDMA_wbr 3]

② 2D数据

数据组成为“块->数组->元素”，同一数组中的元素是连续存放的，因此ELEIDX无意义；数组中的元素素引表示2D的第一维，块中的数组索引表示2D的第二维；FRMIDX的值依赖于OPT.FS的设定；

OPT.FS=0：表示一次同步事件传输一个数组，此时FRMIDX是数组首地址之间的偏移；每传完一个数组，FRMCNT递减1；当OPT.LINK＝1并且FRMCNT递减至时，从PRAM的中重新载入当前通道的其他参数；

![C64X DSP EDMA/QDMA小结 (转)][C64X_wbr_DSP_wbr_EDMA_QDMA_wbr 4]

![C64X DSP EDMA/QDMA小结 (转)][C64X_wbr_DSP_wbr_EDMA_QDMA_wbr 5]

OPT.FS=1：表示一次同步事件传输一个块；FRMIDX表示前一个数组的最后一个元素的地址与后一个数组的第一个元素的地址之间的偏移；如果OPT.LINK等于1，则当整块数据传完时，重新从PRAM中为当前通道载入新的参数；

**（3）EDMA传输过程的源/目的地址的修改**

在每次同步事件触发EDMA数据传输，并且传输完成后，需要对源/目的地址进行更新；地址的更新方式由SUM/DUM进行设定，并且和2DS、2DD以及FS是密切相关的；

**![C64X DSP EDMA/QDMA小结 (转)][C64X_wbr_DSP_wbr_EDMA_QDMA_wbr 6]**

**![C64X DSP EDMA/QDMA小结 (转)][C64X_wbr_DSP_wbr_EDMA_QDMA_wbr 7]**

**![C64X DSP EDMA/QDMA小结 (转)][C64X_wbr_DSP_wbr_EDMA_QDMA_wbr 8]**

**（4）数据元素大小和对齐方式**

源/目的地址是在元素大小的边界对齐的，因此要注意指向源/目的地址的指针的类型需要和OPT.ESIZE匹配；

**（5）FRMCNT和ELEMCNT的更新**

**![C64X DSP EDMA/QDMA小结 (转)][C64X_wbr_DSP_wbr_EDMA_QDMA_wbr 9]**

QUESTION：每次进行计数更新时，ELERLD的值哪里来的？？

**（6）EDMA Linking Transfer**

当传输完成时（根据当前通道参数设定已经传完所有数据了，具体条件如下表所示），并且OPT.LINK=1，EDMA控制器会根据通道参数LINK（非OPT.LINK，16bits）从PaRAM中的其他位置（以24个字节对齐，因为通道参数为6WORD）重新载入当前传输通道的参数；可以链接到一个空的通道参数集（NULL Parameter）来停止EDMA传输，也可以自链接（用于循环缓冲处理或者重复的数据传输）；Linking过程中不对相关寄存器作判定；

**![C64X DSP EDMA/QDMA小结 (转)][C64X_wbr_DSP_wbr_EDMA_QDMA_wbr 10]（7）EDMA中断**

C64X DSP的EDMA控制器的所有64个通道只产生一种中断：EDMA\_INT。如果需要让第n个EDMA通道（或者QDMA请求）可以在传输完成时可以产生中断通知CPU的话，应该如下设定：

u OPT.TCINT=1：表示启用传输完成中断

u OPT.TCC=n：在传输完成时，CIPR\[TCC\]=1，用于标记对应通道的传输完成，即便对应的CIER位没有启动，传输完成事件还是会在CIPR记录，即挂起的含义所在；

u OPT.CIER\[n\]=1：表示立即允许挂起的第n个通道传输完成事件触发EDMA\_INT中断发送给CPU；

其中，TCC用于表示的通道的位数不够时，可以扩展使用TCCM（即TCCM:TCC），CIPR和CIER均由两个寄存器组成：CIPRL＋CIPRH以及CIERL＋CIERH。

中断服务例程ISR读取CIPR，确定哪一个通道完成了数据传输，进行相应的处理。ISR在进行处理之前需要清除CIPR中确定了通道的位（写入1到相关位清除，写入不起作用），目的是记录以后的传输完成事件的发生。在中断服务例程对某通道的传输完成中断进行服务后，因为期间有可能有其他通道传输完成了，也已经设置了CIPR中的相应位，或者也有可能本来有好几个中断挂起了并且现在触发了，因此中断服务例程必须检查所有的CIPR并全部完成中断服务才行。当CIPR\[n\]&CIER\[n\]=1时，则设置对应的IFR为1，防止在退出ISR时丢失中断并且使得可以多次调用ISR。中断服务例程的一个任务是清除CIPR和CIER中的与通道对应的位。

C64X DSP除了传输完成中断外，还有交替性传输完成中断，即在传输过程中完成一个传输子过程（如传完一个数据元素、传完一个帧/数组数据；2D帧同步传输没有交替性传输完成中断）给CPU发送一个中断，相应的设定由OPT.ATINT、OPT.ATCC设定，处理过程和传输完成中断雷同，区别只是在传输还没全部完成的过程中进行中断处理而已。

**（8）QDMA**

QDMA数据传输总是帧同步的，即对于1D数据传输而言每次同步事件传输一帧数据，对于2D数据传输而言每次同步事件传输一块数据。因此，QOPT.FS对于QDMA是无意义的。另外，QDMA是一次性快速传输的，因此也没有中间传输过程这个概念，即没有交替性传输完成中断。

![C64X DSP EDMA/QDMA小结 (转)][C64X_wbr_DSP_wbr_EDMA_QDMA_wbr 11]

QDMA没有Linking方式的传输，但是有Chaining方式的传输。QDMA有两组内存映射寄存器用于设定通道参数，如下图所示：

![C64X DSP EDMA/QDMA小结 (转)][C64X_wbr_DSP_wbr_EDMA_QDMA_wbr 12]

其中，QDMA寄存器集只用于配置，QDMA psedudo寄存器集可以用于提交QDMA请求。

**（9）EDMA控制器的请求提交**

**![C64X DSP EDMA/QDMA小结 (转)][C64X_wbr_DSP_wbr_EDMA_QDMA_wbr 13] **请求包括L2控制器（Cache服务、访问未Cache的内存以及QDMA传输）、EDMA通道、HPI/PCI。Transfer Crossbar为请求排定优先级。

**(10) Event Encoder** **事件编码器**

事件寄存器ER（包括ERL和ERH）用于捕获对应于64个EDMA通道的事件。在事件编码器中只是负责提交请求，事件的优先局依赖于EDMA通道参数的设定，并且在Transfer Crossbar中才正式排定。

**（11）Parameter RAM**

Parameter RAM位于EDMA控制器内部，只有设备总线可以对之进行访问。PRAM表大小为2KB，其组成为：

① 64个24字节（即每项6个32bits的字WORD）的表项，用于保存64个通道的参数，也可作为保存Linking时候需要进行重载的通道参数；

② 21个24字节（即每项6个32bits的字WORD）的表项，用于保存Linking时候需要进行重载的通道参数；

③ 剩余的8个字节；

每个通道参数（6WORDS）如下：

![C64X DSP EDMA/QDMA小结 (转)][C64X_wbr_DSP_wbr_EDMA_QDMA_wbr 14]

**（12）EDMA Chaining 传输**

Chaining传输的含义是当一个EDMA通道传输完成时，触发另一个EDMA通道的传输。

TCINT需要设为1，根据当前通道的（TCCM：）TCC值，设定CCER（CCERL＋CCERH）的）（TCCM：）TCC位的值，表示当前通道传输完成后触发（TCCM:）TCC通道的数据传输。

Chaining传输也可以交替性传输完成，使用ATTC指定要触发的通道。

转载于:https://my.oschina.net/alphajay/blog/28735

[C64X_wbr_DSP_wbr_EDMA_QDMA_wbr]: https://p-blog.csdn.net/images/p_blog_csdn_net/aesthete/1a.JPG
[C64X_wbr_DSP_wbr_EDMA_QDMA_wbr 1]: https://p-blog.csdn.net/images/p_blog_csdn_net/aesthete/1b.JPG
[C64X_wbr_DSP_wbr_EDMA_QDMA_wbr 2]: https://p-blog.csdn.net/images/p_blog_csdn_net/aesthete/2a.JPG
[C64X_wbr_DSP_wbr_EDMA_QDMA_wbr 3]: https://p-blog.csdn.net/images/p_blog_csdn_net/aesthete/2b.JPG
[C64X_wbr_DSP_wbr_EDMA_QDMA_wbr 4]: https://p-blog.csdn.net/images/p_blog_csdn_net/aesthete/3a.JPG
[C64X_wbr_DSP_wbr_EDMA_QDMA_wbr 5]: https://p-blog.csdn.net/images/p_blog_csdn_net/aesthete/3b.JPG
[C64X_wbr_DSP_wbr_EDMA_QDMA_wbr 6]: https://p-blog.csdn.net/images/p_blog_csdn_net/aesthete/4a.JPG
[C64X_wbr_DSP_wbr_EDMA_QDMA_wbr 7]: https://p-blog.csdn.net/images/p_blog_csdn_net/aesthete/4b.JPG
[C64X_wbr_DSP_wbr_EDMA_QDMA_wbr 8]: https://p-blog.csdn.net/images/p_blog_csdn_net/aesthete/4c.JPG
[C64X_wbr_DSP_wbr_EDMA_QDMA_wbr 9]: https://p-blog.csdn.net/images/p_blog_csdn_net/aesthete/5.JPG
[C64X_wbr_DSP_wbr_EDMA_QDMA_wbr 10]: https://p-blog.csdn.net/images/p_blog_csdn_net/aesthete/6.JPG
[C64X_wbr_DSP_wbr_EDMA_QDMA_wbr 11]: https://p-blog.csdn.net/images/p_blog_csdn_net/aesthete/7a.JPG
[C64X_wbr_DSP_wbr_EDMA_QDMA_wbr 12]: https://p-blog.csdn.net/images/p_blog_csdn_net/aesthete/7b.JPG
[C64X_wbr_DSP_wbr_EDMA_QDMA_wbr 13]: https://p-blog.csdn.net/images/p_blog_csdn_net/aesthete/8.JPG
[C64X_wbr_DSP_wbr_EDMA_QDMA_wbr 14]: https://p-blog.csdn.net/images/p_blog_csdn_net/aesthete/9.JPG