Linux芯片级移植与底层驱动（基于3.7.4内核） --中断控制器

蔚落 2022-08-24 14:09 194阅读 0赞

##  中断控制器驱动 ##

在Linux内核中，各个设备驱动可以简单地调用request\_irq()、enable\_irq()、disable\_irq()、local\_irq\_disable()、local\_irq\_enable()等通用API完成中断申请、使能、禁止等功能。在将Linux移植到新的SoC时，芯片供应商需要提供该部分API的底层支持。

local\_irq\_disable()、local\_irq\_enable()的实现与具体中断控制器无关，对于ARMv6以上的体系架构而言，是直接调用CPSID/CPSIE指令进行，而对于ARMv6以前的体系结构，则是透过MRS、MSR指令来读取和设置ARM的CPSR寄存器。由此可见，local\_irq\_disable()、local\_irq\_enable()针对的并不是外部的中断控制器，而是直接让CPU本身不响应中断请求。相关的实现位于arch/arm/include/asm/irqflags.h：

11\#if \_\_LINUX\_ARM\_ARCH\_\_ >= 6

13static inline unsigned long arch\_local\_irq\_save(void)

14\{

15        unsigned long flags;

17        asm volatile(

18                "       mrs     %0, cpsr        @ arch\_local\_irq\_saven"

19                "       cpsid   i"

20                : "=r" (flags) : : "memory", "cc");

21        return flags;

22\}

24static inline void arch\_local\_irq\_enable(void)

25\{

26        asm volatile(

27                "       cpsie i                 @ arch\_local\_irq\_enable"

28                :

29                :

30                : "memory", "cc");

31\}

33static inline void arch\_local\_irq\_disable(void)

34\{

35        asm volatile(

36                "       cpsid i                 @ arch\_local\_irq\_disable"

37                :

38                :

39                : "memory", "cc");

40\}

44\#else

46/\*

47 \* Save the current interrupt enable state & disable IRQs

48 \*/

49static inline unsigned long arch\_local\_irq\_save(void)

50\{

51        unsigned long flags, temp;

53        asm volatile(

54                "       mrs     %0, cpsr        @ arch\_local\_irq\_saven"

55                "       orr     %1, %0, \#128n"

56                "       msr     cpsr\_c, %1"

57                : "=r" (flags), "=r" (temp)

58                :

59                : "memory", "cc");

60        return flags;

61\}

63/\*

64 \* Enable IRQs

65 \*/

66static inline void arch\_local\_irq\_enable(void)

67\{

68        unsigned long temp;

69        asm volatile(

70                "       mrs     %0, cpsr        @ arch\_local\_irq\_enablen"

71                "       bic     %0, %0, \#128n"

72                "       msr     cpsr\_c, %0"

73                : "=r" (temp)

74                :

75                : "memory", "cc");

76\}

78/\*

79 \* Disable IRQs

80 \*/

81static inline void arch\_local\_irq\_disable(void)

82\{

83        unsigned long temp;

84        asm volatile(

85                "       mrs     %0, cpsr        @ arch\_local\_irq\_disablen"

86                "       orr     %0, %0, \#128n"

87                "       msr     cpsr\_c, %0"

88                : "=r" (temp)

89                :

90                : "memory", "cc");

91\}

92 \#endif

与local\_irq\_disable()和local\_irq\_enable()不同，disable\_irq()、enable\_irq()针对的则是外部的中断控制器。在内核中，透过irq\_chip结构体来描述中断控制器。该结构体内部封装了中断mask、unmask、ack等成员函数，其定义于include/linux/irq.h：

303struct irq\_chip \{

304        const char      \*name;

305        unsigned int    (\*irq\_startup)(struct irq\_data \*data);

306        void            (\*irq\_shutdown)(struct irq\_data \*data);

307        void            (\*irq\_enable)(struct irq\_data \*data);

308        void            (\*irq\_disable)(struct irq\_data \*data);

309

310        void            (\*irq\_ack)(struct irq\_data \*data);

311        void            (\*irq\_mask)(struct irq\_data \*data);

312        void            (\*irq\_mask\_ack)(struct irq\_data \*data);

313        void            (\*irq\_unmask)(struct irq\_data \*data);

314        void            (\*irq\_eoi)(struct irq\_data \*data);

315

316        int             (\*irq\_set\_affinity)(struct irq\_data \*data, const struct cpumask \*dest, bool force);

317        int             (\*irq\_retrigger)(struct irq\_data \*data);

318        int             (\*irq\_set\_type)(struct irq\_data \*data, unsigned int flow\_type);

319        int             (\*irq\_set\_wake)(struct irq\_data \*data, unsigned int on);

334\};

各个芯片公司会将芯片内部的中断控制器实现为irq\_chip驱动的形式。受限于中断控制器硬件的能力，这些成员函数并不一定需要全部实现，有时候只需要实现其中的部分函数即可。譬如drivers/pinctrl/pinctrl-sirf.c驱动中的

1438static struct irq\_chip sirfsoc\_irq\_chip = \{

1439        .name = "sirf-gpio-irq",

1440        .irq\_ack = sirfsoc\_gpio\_irq\_ack,

1441        .irq\_mask = sirfsoc\_gpio\_irq\_mask,

1442        .irq\_unmask = sirfsoc\_gpio\_irq\_unmask,

1443        .irq\_set\_type = sirfsoc\_gpio\_irq\_type,

1444\};

我们只实现了其中的ack、mask、unmask和set\_type成员函数，ack函数用于清中断，mask、unmask用于中断屏蔽和取消中断屏蔽、set\_type则用于配置中断的触发方式，如高电平、低电平、上升沿、下降沿等。至于enable\_irq()的时候，虽然没有实现irq\_enable成员函数，但是内核会间接调用到irq\_unmask成员函数，这点从kernel/irq/chip.c可以看出：

192void irq\_enable(struct irq\_desc \*desc)

193\{

194        irq\_state\_clr\_disabled(desc);

195        if (desc->irq\_data.chip->irq\_enable)

196                desc->irq\_data.chip->irq\_enable(&desc->irq\_data);

197        else

198                desc->irq\_data.chip->irq\_unmask(&desc->irq\_data);

199        irq\_state\_clr\_masked(desc);

200\}

在芯片内部，中断控制器可能不止1个，多个中断控制器之间还很可能是级联的。举个例子，假设芯片内部有一个中断控制器，支持32个中断源，其中有4个来源于GPIO控制器外围的4组GPIO，每组GPIO上又有32个中断（许多芯片的GPIO控制器也同时是一个中断控制器），其关系如下图：

[![201306091151415450.png][]][201306091151415450.png]

那么，一般来讲，在实际操作中，gpio0\_0——gpio0\_31这些引脚本身在第1级会使用中断号28，而这些引脚本身的中断号在实现GPIO控制器对应的irq\_chip驱动时，我们又会把它映射到Linux系统的32——63号中断。同理，gpio1\_0——gpio1\_31这些引脚本身在第1级会使用中断号29，而这些引脚本身的中断号在实现GPIO控制器对应的irq\_chip驱动时，我们又会把它映射到Linux系统的64——95号中断，以此类推。对于中断号的使用者而言，无需看到这种2级映射关系。如果某设备想申请gpio1\_0这个引脚对应的中断，它只需要申请64号中断即可。这个关系图看起来如下：

[![201306091151417426.png][]][201306091151417426.png]

还是以drivers/pinctrl/pinctrl-sirf.c的irq\_chip部分为例，我们对于每组GPIO都透过irq\_domain\_add\_legacy()添加了相应的irq\_domain，每组GPIO的中断号开始于SIRFSOC\_GPIO\_IRQ\_START + i \* SIRFSOC\_GPIO\_BANK\_SIZE，而每组GPIO本身占用的第1级中断控制器的中断号则为bank->parent\_irq，我们透过irq\_set\_chained\_handler()设置了第1级中断发生的时候，会调用链式IRQ处理函数sirfsoc\_gpio\_handle\_irq()：

1689                bank->domain = irq\_domain\_add\_legacy(np, SIRFSOC\_GPIO\_BANK\_SIZE,

1690                        SIRFSOC\_GPIO\_IRQ\_START + i \* SIRFSOC\_GPIO\_BANK\_SIZE, 0,

1691                        &sirfsoc\_gpio\_irq\_simple\_ops, bank);

1692

1693                if (!bank->domain) \{

1694                        pr\_err("%s: Failed to create irqdomainn", np->full\_name);

1695                        err = -ENOSYS;

1696                        goto out;

1697                \}

1698

1699                irq\_set\_chained\_handler(bank->parent\_irq, sirfsoc\_gpio\_handle\_irq);

1700                irq\_set\_handler\_data(bank->parent\_irq, bank);

而在sirfsoc\_gpio\_handle\_irq()函数的入口出调用chained\_irq\_enter()暗示自身进入链式IRQ处理，在函数体内判决具体的GPIO中断，并透过generic\_handle\_irq()调用到最终的外设驱动中的中断服务程序，最后调用chained\_irq\_exit()暗示自身退出链式IRQ处理：

1446static void sirfsoc\_gpio\_handle\_irq(unsigned int irq, struct irq\_desc \*desc)

1447\{

1448        …

1454        chained\_irq\_enter(chip, desc);

1456        …

1477        generic\_handle\_irq(first\_irq + idx);

1478        …

1484        chained\_irq\_exit(chip, desc);

1485\}

很多中断控制器的寄存器定义呈现出简单的规律，如有一个mask寄存器，其中每1位可屏蔽1个中断等，这种情况下，我们无需实现1个完整的irq\_chip驱动，可以使用内核提供的通用irq\_chip驱动架构irq\_chip\_generic，这样只需要实现极少量的代码，如arch/arm/mach-prima2/irq.c中，注册CSR SiRFprimaII内部中断控制器的代码仅为：

26static \_\_init void

27sirfsoc\_alloc\_gc(void \_\_iomem \*base, unsigned int irq\_start, unsigned int num)

28\{

29        struct irq\_chip\_generic \*gc;

30        struct irq\_chip\_type \*ct;

32        gc = irq\_alloc\_generic\_chip("SIRFINTC", 1, irq\_start, base, handle\_level\_irq);

33        ct = gc->chip\_types;

35        ct->chip.irq\_mask = irq\_gc\_mask\_clr\_bit;

36        ct->chip.irq\_unmask = irq\_gc\_mask\_set\_bit;

37        ct->regs.mask = SIRFSOC\_INT\_RISC\_MASK0;

39        irq\_setup\_generic\_chip(gc, IRQ\_MSK(num), IRQ\_GC\_INIT\_MASK\_CACHE, IRQ\_NOREQUEST, 0);

40\}

特别值得一提的是，目前多数主流ARM芯片，内部的一级中断控制器都使用了ARM公司的GIC，我们几乎不需要实现任何代码，只需要在Device Tree中添加相关的结点并将gic\_handle\_irq()填入MACHINE的handle\_irq成员。

如在arch/arm/boot/dts/exynos5250.dtsi即含有：

36        gic:interrupt-controller@10481000 \{

37                compatible = "arm,cortex-a9-gic";

38                \#interrupt-cells = <3>;

39                interrupt-controller;

40                reg = <0x10481000 0x1000>, <0x10482000 0x2000>;

41        \};

而在arch/arm/mach-exynos/mach-exynos5-dt.c中即含有：

95DT\_MACHINE\_START(EXYNOS5\_DT, "SAMSUNG EXYNOS5 (Flattened Device Tree)")

96        /\* Maintainer: Kukjin Kim <kgene.kim@samsung.com> \*/

97        .init\_irq       = exynos5\_init\_irq,

98        .smp            = smp\_ops(exynos\_smp\_ops),

99        .map\_io         = exynos5250\_dt\_map\_io,

100        .handle\_irq     = gic\_handle\_irq,

101        .init\_machine   = exynos5250\_dt\_machine\_init,

102        .init\_late      = exynos\_init\_late,

103        .timer          = &exynos4\_timer,

104        .dt\_compat      = exynos5250\_dt\_compat,

105        .restart        = exynos5\_restart,

106MACHINE\_END

[201306091151415450.png]: http://img.ddvip.com/2013/0609/201306091151415450.png
[201306091151417426.png]: http://img.ddvip.com/2013/0609/201306091151417426.png